[发明专利]一种缓冲电路及晶振电路

说明书

本发明提供一种缓冲电路及晶振电路，所述缓冲电路包括：差分放大单元，用于对晶振的输入振荡信号和输出振荡信号进行差分放大以产生一组差分信号；摆幅放大单元，连接于所述差分放大单元，用于对所述差分放大单元输出的一组所述差分信号进行摆幅放大以产生一满摆幅信号；输出单元，连接于所述摆幅放大单元，用于对所述摆幅放大单元输出的所述满摆幅信号进行反相以产生时钟信号。通过本发明解决了现有晶振电路在电源与地受到噪声或动态ESD干扰的影响产生较大波动时导致输出时钟出现异常的问题。

技术领域

本发明涉及集成电路设计领域，特别是涉及一种缓冲电路及晶振电路。

背景技术

在传统皮尔斯晶振电路中，晶振在完成起振后，其输入振荡信号和输出振荡信号的振幅一般稳定在几百mV量级；但在电源与地受到噪声或动态ESD干扰的影响产生较大波动时，由于晶振的输入振荡信号和输出振荡信号的振荡波形幅度较小，所以噪声或干扰对其影响较大，容易导致输出时钟出现异常。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种缓冲电路及晶振电路，用于解决现有晶振电路在电源与地受到噪声或动态ESD干扰的影响产生较大波动时导致输出时钟出现异常的问题。

为实现上述目的及其他相关目的，本发明提供一种缓冲电路，所述缓冲电路包括：

差分放大单元，用于对晶振的输入振荡信号和输出振荡信号进行差分放大以产生一组差分信号；

摆幅放大单元，连接于所述差分放大单元，用于对所述差分放大单元输出的一组所述差分信号进行摆幅放大以产生一满摆幅信号；

输出单元，连接于所述摆幅放大单元，用于对所述摆幅放大单元输出的所述满摆幅信号进行反相以产生时钟信号。

可选地，所述差分放大单元包括：第一运算放大器及第二运算放大器，其中所述第一运算放大器的正相输入端接入所述输出振荡信号，所述第一运算放大器的反相输入端接入所述输入振荡信号，所述第一运算放大器的输出端作为所述差分放大单元的第一输出端，所述第二运算放大器的正相输入端接入所述输入振荡信号，所述第二运算放大器的反相输入端接入所述输出振荡信号，所述第二运算放大器的输出端作为所述差分放大单元的第二输出端。

可选地，所述摆幅放大单元包括：一锁存器，其中所述锁存器的第一输入端连接于所述差分放大单元的第一输出端，所述锁存器的第二输入端连接于所述差分放大单元的第二输出端，所述锁存器的输出端作为所述摆幅放大单元的输出端。

可选地，所述输出单元包括：第一反相器及第二反相器，其中所述第一反相器的输入端连接于所述摆幅放大单元的输出端，所述第一反相器的输出端连接于所述第二反相器的输入端，所述第二反相器的输出端作为所述输出单元的输出端。

本发明还提供了一种晶振电路，所述晶振电路包括：

起振电路，用于产生振荡信号；

如上所述的缓冲电路，连接于所述起振电路，用于对所述起振电路产生的所述振荡信号进行波形整形以产生时钟信号，同时对电源与地之间的噪声及动态ESD干扰进行抑制。

可选地，所述起振电路包括：电流源、晶振、电阻、MOS管、第一电容及第二电容，其中所述电流源的一端接入电源电压，所述电流源的另一端连接于所述晶振的一端、所述电阻的一端、所述MOS管的漏极端及所述第一电容的一端，所述晶振的另一端连接于所述电阻的另一端、所述MOS管的栅极端及所述第二电容的一端，所述第一电容的另一端、所述第二电容的另一端及所述MOS管的源极端接地。