[发明专利]产生电路布局的方法在审

申请号：	201911056901.1	申请日：	2019-10-31
公开（公告）号：	CN111125988A	公开（公告）日：	2020-05-08
发明（设计）人：	田福安;应昌胜;黄旭霆;刘如淦	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	G06F30/392	分类号：	G06F30/392;G06F115/06
代理公司：	北京律诚同业知识产权代理有限公司 11006	代理人：	徐金国
地址：	中国台湾新竹市***	国省代码：	台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	产生电路布局方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

一种产生电路布局的方法包括：使用计算机执行包括主执行绪的过程，该主执行绪接收布局文件，该布局文件包括第一复数个标签及压缩信息区块，该第一复数个中的每个标签与压缩信息区块相关联；使用子执行绪来将压缩信息区块解压缩且借此获得解压缩信息区块，子执行绪是通过该主执行绪创建，且每个子执行绪对应于压缩信息区块；组合该些解压缩信息区块以获得单个解压缩文件，以及储存单一解压缩文件至一数据库中。

技术领域

本案是关于一种产生电路布局的方法，特别是关于一种透过解压缩及组合数据区块以产生电路布局的方法。

背景技术

集成电路(integrated circuit，IC)工业中的技术进步已产生具有相较于先前世代的较小及更多复杂电路的IC世代。IC设计过程用于设计各种图案，该些各种图案形成复杂电路。

在IC设计过程中，电路设计者使用计算机程序来开发形成电路的各种组件的逻辑描述。逻辑描述然后转换成单独电路构建区块的描述，该些单独电路构建区块进行所要的电路功能。单独电路构建区块的描述进一步经转换成布局文件，该布局文件指定用于在微影制程期间暴露晶圆的标线的预定图案，以便形成IC的各种层。

发明内容

本案的一实施例为产生电路布局的方法，该方法包括使用一计算机执行包括一主执行绪的一过程，该主执行绪接收一布局文件，该布局文件包括第一复数个标签及压缩信息区块，该第一复数个标签中的每个标签与一压缩信息区块相关联；使用复数个子执行绪来将该些压缩信息区块解压缩且借此获得复数个解压缩布局信息，其中该些子执行绪通过该主执行绪创建，且每个子执行绪对应于一压缩信息区块；以及组合来自每个子执行绪的该些解压缩布局信息以获得一经组合解压缩布局信息，以及储存该经组合解压缩布局信息至一数据库中。

附图说明

本揭示案当与伴随附图一起阅读时自以下详细描述更好地经理解。需强调，根据工业中的标准实践，各种特征未按比例绘制且仅用于说明目的。实际上，可出于论述的清晰性而任意地增加或减少各种特征的尺寸。

图1为集成电路制造系统及与IC制造系统相关联的IC制造流的一实施例的示意性方块图；

图2A例示根据一实施例在用于将布局文件输入至遮罩工厂中的输入操作期间的过程流；

图2B例示根据一实施例用于获得由各计算节点产生的校正布局的过程流的流程图；

图3例示根据一实施例图2A的布局文件的语法(结构)的示意性表示；

图4为根据一实施例示输入布局文件所花费的时间随着执行绪数目的增加的变化的图表；

图5为例示在使用本文揭示的一实施例的情况下合并自计算节点获得的布局文件所需要的时间的图表；

图6为例示根据本案的一实施例的输入布局文件的方法的流程图；

图7为例示根据本案的一实施例的输入布局文件的方法的流程图；

图8为例示根据本案的一实施例的输入布局文件的方法的流程图；

图9为例示根据本案的一实施例的输入布局文件的方法的流程图；以及