[发明专利]相对于硅选择性蚀刻硅-锗的调配物

说明书

本发明提供适用于从微电子装置中通过相对于含硅材料蚀刻含硅‑锗材料而选择性移除的组合物，所述微电子装置具有表面上含有这些材料的特征，所述组合物含有氢氟酸、乙酸、过氧化氢和至少一种额外的酸，所述酸会改良如通过蚀刻速率或选择性中的一或多者所测量且可调以获得所需Si:Ge移除选择性和蚀刻速率的性能。

技术领域

以下描述涉及在微电子装置衬底表面相对于在同一表面蚀刻硅材料选择性蚀刻硅-锗材料的组合物和工艺。

背景技术

数十年，减小微电子装置(例如集成电路)的特征的尺寸的持续趋势已实现在微电子装置的范围内功能性特征的密度增大。举例来说，越来越小的晶体管尺寸已允许不断增加数目的晶体管包括为集成电路、存储器装置、或另一种微电子装置的一部分，使得微电子装置的制造呈现增加的处理能力或存储器容量。

制备某些微电子装置，例如集成电路的步骤可包括从含有SiGe以及硅(Si)的表面选择性移除硅-锗(SiGe)材料。根据某些实例制造步骤，SiGe可在也含有硅的结构中用作牺牲层。基于所述制造步骤，可制备先进装置结构，如硅纳米线和悬空硅(silicon onnothing，SON)结构。这些工艺中的步骤包括外延沉积Si和SiGe的交替层的结构，随后进行图案化，且最终选择性横向蚀刻以移除SiGe层且产生三维硅结构。

在为集成电路制备场效晶体管(FET)的某些特定方法中，硅(Si)和硅-锗(SiGe)材料呈层形式沉积于衬底上，即，呈Si和SiGe的“外延堆叠”。随后使用标准技术使层图案化，如通过使用标准光刻产生的掩模。随后，方向性各向同性蚀刻可用于横向地蚀刻掉牺牲SiGe材料，留下硅纳米线结构。

发明内容

本发明涉及新颖和发明性蚀刻组合物和相关工艺，其用于相对于含硅材料通过蚀刻选择性移除硅-锗材料，两种材料存在于工艺内微电子装置的表面处，所述微电子装置可任选地包括其它导电材料、绝缘材料或半导体材料(氧化硅)，或在另一制造步骤期间适用的材料，如阻挡层材料(例如，氮化硅)。

在过去，集成电路和半导体制造业使用水性蚀刻组合物，其含有约一份氢氟酸HF、两份过氧化氢溶液和六份乙酸(“AA”)。由这三种成分制成的蚀刻组合物已描述为向硅提供具有高选择性的SiGe的良好蚀刻速率。

已发现这三份(HF/AA/H₂O₂)组合物不适用于在场效晶体管结构中制备硅纳米线，或制备其它如此精密和复杂的三维结构。这些蚀刻组合物的性能的一个缺点为随着牺牲SiGe材料中锗的量减少，相对于硅蚀刻SiGe的选择性逐渐减少。且同时，牺牲SiGe优选含有最少量锗，以使得牺牲SiGe材料为硅特征提供最佳可能的匹配。

另一缺点为这三份蚀刻组合物“在添加H2O2之后”(通常在使用点将过氧化氢添加到三份蚀刻组合物中，参见下文)往往需要长时间以获得稳定的蚀刻速率。

另外，在某些工艺内微电子装置情况下，一或多种其它材料(例如，SiN_x或SiO₂)或制造微电子装置的其它材料也可存在于含有SiGe和硅的表面处。先前所用三份(HF/AA/H₂O₂)蚀刻组合物往往会相对较有效地蚀刻这些其它材料，可能由于大量HF用于这些系统。但蚀刻装置的优选方法将需要使这些其它材料的蚀刻降到最低。在选择性蚀刻位于含有硅以及氮化硅或氧化硅的表面上的SiGe的优选方法中，蚀刻组合物和其使用方法可优选呈现移除氮化硅、氧化硅或两者的降低的、抑制的或最小速率。含有高浓度氢氟酸的蚀刻组合物将不期望适用于蚀刻还具有暴露的氮化硅或暴露的氧化硅的衬底。