[发明专利]用于处理数据的方法和装置

说明书

本申请实施例公开了用于处理数据的方法和装置。该方法的一具体实施方式包括：获取待执行指令，待执行指令包括数据标识；对待执行指令进行译码，得到数据标识所指示的操作数在存储器中的第一地址；根据预先设置的存储器的数据位宽对第一地址进行对齐操作，得到第二地址；根据第二地址在存储器中读/写操作数。该实施方式提高了存储器的存储利用率。

技术领域

本申请实施例涉及计算机技术领域，尤其涉及用于处理数据的方法和装置。

背景技术

近年来，随着以深度学习为代表的模型算法的兴起和发展，神经网络模型已经广泛应用于各个领域，例如，语音识别、图像识别、自然语言处理等领域。神经网络模型中存在大量的计算密集型算子，例如，矩阵计算、卷积、池化、激活、标准化等等。由于这些运算非常耗时，传统CPU(Central Processing Unit，中央处理单元)的运算能力难以满足需求，从而使得异构运算成为主流。并且因此开发出了各种神经网络专用处理器，诸如，GPU(GraphicsProcessing Unit，图形处理器)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、ASIC(Application Specific Integrated Circuits，专用集成电路)等神经网络专用处理器。

目前，在通用处理器或者是针对一些有计算密集型特点的例如深度学习领域的处理器中，访问存储器的地址对软件编程人员来说有很强的限制，例如，在总线数据位宽为64byte的设置下，访存地址需要64byte对齐。出现非对齐地址的情况下，硬件会自动忽略非对齐部分，返回错误数据，并向软件报告中断异常。为了保证存储对齐限制下访问数据的正确性，需要对不规则的数据结构进行无效数据的填充。

发明内容

本申请实施例提出了用于处理数据的方法和装置。

第一方面，本申请实施例提供了一种用于处理数据的方法，该方法包括：获取待执行指令，待执行指令包括数据标识；对待执行指令进行译码，得到数据标识所指示的操作数在存储器中的第一地址；根据预先设置的存储器的数据位宽对第一地址进行对齐操作，得到第二地址；根据第二地址在存储器中读/写操作数。

在一些实施例中，根据预先设置的存储器的数据位宽对第一地址进行对齐操作，得到第二地址之后，方法还包括：计算对齐操作的移位信息。

在一些实施例中，根据第二地址在存储器中读/写操作数，包括：向存储器发送数据读取请求，数据读取请求包括第二地址；获取存储器响应于接收到数据读取请求返回的第一数据；根据移位信息对第一数据进行移位操作得到操作数；输出操作数。

在一些实施例中，根据移位信息对第一数据进行移位操作得到操作数，包括：根据移位信息对第一数据进行移位操作得到第二数据；根据预先定义的操作数的数据长度截取第二数据得到操作数。

在一些实施例中，根据第二地址在存储器中读/写操作数，包括：根据第一地址与预先定义的操作数的数据长度，确定第二地址所指示的待写入数据的有效位；将待写入数据中有效位上的数据写入存储器。

第二方面，本申请实施例提供了一种用于处理数据的装置，该装置包括：获取单元，被配置成获取待执行指令，待执行指令包括数据标识；译码单元，被配置成对待执行指令进行译码，得到数据标识所指示的操作数在存储器中的第一地址；对齐单元，被配置成根据预先设置的存储器的数据位宽对第一地址进行对齐操作，得到第二地址；读写单元，被配置成根据第二地址在存储器中读/写操作数。

在一些实施例中，装置还包括：计算单元，被配置成计算对齐操作的移位信息。

在一些实施例中，读写单元，包括：发送子单元，被配置成向存储器发送数据读取请求，数据读取请求包括第二地址；获取子单元，被配置成获取存储器响应于接收到数据读取请求返回的第一数据；移位子单元，被配置成根据移位信息对第一数据进行移位操作得到操作数；输出子单元，被配置成输出操作数。