[发明专利]极化码的速率匹配、解速率匹配方法及设备

说明书

本申请实施例提供一种极化码的速率匹配、解速率匹配方法及设备，该方法包括：根据编码约束关系获取长度为N的待编码序列，并对所述待编码序列进行极化编码，得到编码后序列，所述编码约束关系用于指示待编码序列中的至少两个约束位置，以及位于所述至少两个约束位置的比特的取值相同；根据速率匹配图样中的匹配位置和所述编码后序列，得到长度为M的速率匹配序列，其中，所述速率匹配图样中包括多个连续的匹配位置，所述编码后序列中所述匹配位置对应的编码比特为0，所述N和所述M为整数，所述M小于N；向接收设备发送所述速率匹配序列。本申请实施例可以提高译码性能。

技术领域

本申请实施例涉及编译码技术领域，尤其涉及一种极化码的速率匹配、解速率匹配方法及设备。

背景技术

通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。土耳其教授Arikan提出的极化码(Polar codes)是第一个理论上可以达到香农容量且具有低编译码复杂度的好码。因此，Polar码在5G中具有很大的发展和应用前景，并在第三代合作伙伴项目(the 3^rd Generation Partner Project，3GPP)无线接入网(Radio Access Network，RAN1)第87次会议上被接纳用于控制信道编码。

在具体实现过程中，原始Polar码(母码)的码长为2的整数次幂，在实际应用中需要通过速率匹配实现任意码长的Polar码。现有技术采用打孔(puncture)或缩短(shorten)等方案实现速率匹配。即现有技术在编码时进行速率匹配，对超过目标码长的母码进行打孔或缩短达到目标码长，译码时进行解速率匹配，对接收到的译码序列进行填充恢复至母码码长。然而，目前针对polar码的速率匹配方案，存在译码性能不高的问题，因此，亟需提供一种速率匹配方法，以提高译码性能。

发明内容

本申请实施例提供一种极化码的速率匹配、解速率匹配方法及设备，以提高译码性能。

第一方面，本申请实施例提供一种极化码的速率匹配方法，包括：

根据编码约束关系获取长度为N的待编码序列，并对所述待编码序列进行极化编码，得到编码后序列，所述编码约束关系用于指示待编码序列中的至少两个约束位置，以及位于所述至少两个约束位置的比特的取值相同；

根据速率匹配图样中的匹配位置对所述编码后序列进行打孔或缩短操作，得到长度为M的速率匹配序列，其中，所述速率匹配图样中包括多个连续的匹配位置，可以在获取匹配位置时，将搜索可用匹配位置的次数由降低为M+1次，有效降低了搜索复杂度，通过设置编码约束关系，可以使得编码后序列中所述匹配位置对应的编码比特为0，提高译码性能，所述N和所述M为整数，所述M小于N；向接收设备发送所述速率匹配序列。

本实施例基于编码约束关系以及匹配位置连续来进行Polar码的速率匹配，可以提高译码性能。

在一种可能的设计中，所述编码约束关系的数量为至少一个，所述至少一个编码约束关系对应的所有约束位置的数量与所述编码约束关系的数量的差值与所述匹配位置的数量相等，可以满足码率无损原则，使得码率可以取0至1之间的任意值。

在一种可能的设计中，所述根据编码约束关系获取长度为N的待编码序列之前，所述方法还包括：

根据所述速率匹配图样中的匹配位置从编码矩阵中获取匹配列，其中，所述匹配列在所述编码矩阵中的排序与所述匹配位置在所述速率匹配图样中的排序位置相同；

根据预设构造序列以及与每个匹配位置的排序位置相同的匹配列，获取每个所述匹配位置对应的求解表达式，其中，所述预设构造序列为所述待编码序列的构造序列，所述求解表达式的值为0；

根据每个所述匹配位置对应的求解表达式，获取所述编码约束关系。

在一种可能的设计中，所述根据所述速率匹配图样中的匹配位置从编码矩阵中获取匹配列，包括：