[发明专利]接口系统

说明书

根据一个实施例，一种接口系统包括接收器、第一时钟发生器、第二时钟发生器和采样电路。接收器被配置为从主机接收第一时钟和串行数据。第一时钟发生器包括第一压控振荡器(VCO)，并被配置为基于第一时钟生成第二时钟。第二时钟发生器包括第二压控振荡器(VCO)，并被配置为基于串行数据生成第三时钟。采样电路被配置为基于第三时钟和串行数据对接收数据进行采样。

相关申请的交叉引用

本申请基于并要求2016年10月20日提交的日本专利申请No.2016-206337的优先权益，该申请的全部内容通过引用并入本文中。

技术领域

本文描述的实施例一般地涉及接口系统。

背景技术

UHS-II/-III被用作例如存储卡的主机接口标准，并且UHS-II/-III通过差分串行耦合来标准化高速传输接口。另一方面，存储卡是可移动设备，并且通过存储卡电极和插槽电极的物理接触来确保存储卡与主机之间的电连接。

发明内容

通常，根据一个实施例，一种能够连接到主机的接口系统包括接收器、第一时钟发生器、第二时钟发生器、采样电路和控制器。所述接收器被配置为从所述主机接收第一时钟和串行数据。所述第一时钟发生器包括第一压控振荡器(VCO)，并被配置为基于所述第一时钟生成第二时钟。所述第二时钟发生器包括第二压控振荡器(VCO)，并被配置为基于所述串行数据生成第三时钟。所述采样电路被配置为基于所述第三时钟和所述串行数据对接收数据进行采样。所述控制器被配置为控制其中所述第一时钟发生器和所述第二时钟发生器处于操作状态的第一状态以及其中所述第一时钟发生器和所述第二时钟发生器处于非操作状态的第二状态。所述第一时钟和所述串行数据在所述第一状态下被提供给所述接收器，而在所述第二状态下不被提供给所述接收器。所述控制器被进一步配置为在第一恢复模式下，在确认从所述第二状态到所述第一状态的转换后的特定时间段之后开始对所述接收数据进行采样或者向所述主机发送发送数据，并且不发送指示所述第二时钟和所述第三时钟与所述主机的同步的建立的响应。

附图说明

图1是示出接口系统的示例的图。

图2是示出主机接口的示例的图。

图3是示出PLL电路和CDR电路的示例的图。

图4A是示出控制电压存储单元的示例的图。

图4B是示出VCO的初始控制电压的更新的示例的图。

图5是示出PLL电路的特性的视图。

图6是示出CDR电路的特性的视图。

图7是示出设备的状态转换的视图。

图8是示出从复位状态到活动状态的转换的示例的图。

图9是示出当状态从休眠状态转换到活动状态时的恢复模式的示例的图。

图10A是示出从活动状态到休眠状态的转换的示例的图。

图10B是示出从活动状态到休眠状态的转换的示例的视图。

图11是示出电源管理与恢复模式之间的关系的示例的视图。

图12是示出在模式M0下恢复到活动状态的示例的图。

图13是示出在模式M1下恢复到活动状态的示例的图。

图14是示出在模式M2下恢复到活动状态的示例的图。

图15是示出应用于存储卡系统的示例的图。

具体实施方式

下面将参考附图描述各种实施例。

(实施例)

图1示出了接口系统的示例。