[发明专利]一种基于门控技术的处理器时钟树架构及构建方法

说明书

一种基于门控技术的处理器时钟树架构，所述时钟树架构包括局部时钟树、全局时钟网格和顶层链；所述局部时钟树包括根据处理器的每一个运算宏的具体分布位置配置的与运算宏相对应的门控时钟节点，以及用于控制所述门控时钟节点的相应门控时钟单元控制；所述门控时钟单元接收来自全局时钟网格的时钟信息，并根据外部信息控制运算宏内寄存器翻转；所述全局时钟网格包括用于连接所述局部时钟树和顶层链并根据所述门控时钟单元的数量配置的缓冲器，所述缓冲器用于同步各个门控时钟单元的时钟信号；所述顶层链包括用于连接处理器芯片时钟源缓冲器，通过缓冲器将时钟源信息通过全局时钟网格发送给各个所述时钟控制单元。

技术领域

本发明涉及门控技术的处理器时钟树架构及构建方法。

背景技术

目前高性能通用数字信号处理器芯片已经成为高速自动控制、图像处理、通信技术、雷达及各种信号处理中的核心部件。应用领域的持续发展对数字信号处理器芯片性能的提出了更高的要求，同时由于其集成度的不断提高，导致处理器芯片的功耗急速增加，低功耗已成为系统性能的一个重要指标，功耗的控制和管理成为处理器设计首要考虑的问题。

数字CMOS电路其功耗主要有静态功耗和动态功耗两种。静态功耗主要是漏电功耗引起，而动态功耗大部分来源于电路节点电平翻转时对负载电容充放电的功耗。因此，降低功耗的一种重要思想就是通过在电路设计中添加时钟门控单元以消除电路中冗余状态翻转。这就需要在处理器芯片设计中引入门控技术，对于BWDSP200芯片，用户在使用过程中常常并不需要4核同时运行，而系统时钟在没有门控时钟的情况下是一直在跳变的，会造成不必要的功耗。可以根据芯片的结构和功能，在关键节点上加入门控时钟单元和控制时钟翻转的控制信号，此过程可以通过修改代码，直接例化相应门控单元来实现。通过控制信号来限制空闲状态运算宏的时钟翻转以降低芯片功耗，同时合理设计门控时钟架构，有效降低时钟偏差，提升处理器性能。目前的硬件实现电路一般都由EDA工具直接在电路内部产生控制信号，设计者不知道具体门控单元的逻辑和物理位置，对于极大规模的处理器设计有不可控的风险。

发明内容

为克服现有技术问题，本发明提供一种基于门控技术的处理器时钟树架构及构建方法。

一种基于门控技术的处理器时钟树架构，所述时钟树架构包括局部时钟树、全局时钟网格和顶层链；

所述局部时钟树包括根据处理器的每一个运算宏的具体分布位置配置的与运算宏相对应的门控时钟节点，以及用于控制所述门控时钟节点的相应门控时钟单元控制；所述门控时钟单元接收来自全局时钟网格的时钟信息，并根据外部信息控制运算宏内的寄存器翻转；

所述全局时钟网格包括用于连接所述局部时钟树和顶层链并根据所述门控时钟单元的数量配置的缓冲器，所述缓冲器用于同步各个门控时钟单元的时钟信号；

所述顶层链包括用于连接处理器芯片时钟源缓冲器，通过缓冲器将时钟源信息通过全局时钟网格发送给各个所述时钟控制单元。

优选的是，每一个运算宏的时钟输入源点后包括一个总的门控时钟单元，用于控制整个运算宏的翻转；运算宏内的各运算子模块包括与总的门控时钟单元连接的各子模块的门控时钟单元，各子模块的门控时钟单元用于对运算宏内不同运算功能的寄存器进行控制，各子模块的门控时钟单元可单独控制各运算逻辑模块的翻转，通过缓冲器同步时钟源；每个门控时钟单元可承受32个扇出，所述局部树为：从运算宏的时钟输入源点至总的门控时钟单元再至宏内寄存器之间，形成以门控时钟单元和缓冲器构成的树状结构。

优选的是，各运算宏内的门控时钟单元根据运算宏内寄存器的逻辑归属关系配置；在物理位置上，总的门控时钟单元配置于所述全局时钟网格和局部时钟树相结合处，以该节点作为局部时钟树的时钟源点，产生相应的时钟树。

优选的是，所述局部时钟树门控时钟单元用于根据处理器需要的工作状态信息控制相应的门控时钟节点；

所述全局时钟网格的缓冲器以所述顶层链为起点逐级递增。