[发明专利]一种基于门控技术的处理器时钟树架构及构建方法

权利要求书

1.一种基于门控技术的处理器时钟树架构，其特征在于：

所述时钟树架构包括局部时钟树、全局时钟网格和顶层链；

所述局部时钟树包括根据处理器的每一个运算宏的具体分布位置配置的与运算宏相对应的门控时钟节点，以及用于控制所述门控时钟节点的相应门控时钟单元控制；所述门控时钟单元接收来自全局时钟网格的时钟信息，并根据外部信息控制运算宏内的寄存器翻转；

所述全局时钟网格包括用于连接所述局部时钟树和顶层链并根据所述门控时钟单元的数量配置的缓冲器，所述缓冲器用于同步各个门控时钟单元的时钟信号；

所述顶层链包括用于连接处理器芯片时钟源缓冲器，通过缓冲器将时钟源信息通过全局时钟网格发送给各个所述时钟控制单元。

2.根据权利要求1所述的基于门控技术的处理器时钟树架构，其特征在于：

每一个运算宏的时钟输入源点后包括一个总的门控时钟单元，用于控制整个运算宏的翻转；运算宏内的各运算子模块包括与总的门控时钟单元连接的各子模块的门控时钟单元，各子模块的门控时钟单元用于对运算宏内不同运算功能的寄存器进行控制，各子模块的门控时钟单元可单独控制各运算逻辑模块的翻转，通过缓冲器同步时钟源；每个门控时钟单元可承受32个扇出，所述局部树为：从运算宏的时钟输入源点至总的门控时钟单元再至宏内寄存器之间，形成以门控时钟单元和缓冲器构成的树状结构。

3.根据权利要求2所述的基于门控技术的处理器时钟树架构，其特征在于：

各运算宏内的门控时钟单元根据运算宏内寄存器的逻辑归属关系配置；在物理位置上，总的门控时钟单元配置于所述全局时钟网格和局部时钟树相结合处，以该节点作为局部时钟树的时钟源点，产生相应的时钟树。

4.根据权利要求1至3中任意一项所述的基于门控技术的处理器时钟树架构，其特征在于：

所述局部时钟树门控时钟单元用于根据处理器需要的工作状态信息控制相应的门控时钟节点；

所述全局时钟网格的缓冲器以所述顶层链为起点逐级递增。

5.根据权利要求4所述的基于门控技术的处理器时钟树架构，其特征在于：

所述全局时钟网格的时钟控制单元根据外部信息控制任意一个或者多个门控时钟节点。

6.一种基于门控技术的处理器时钟树架构构建方法，其特征在于：

所述时钟树构架包括局部时钟树、全局时钟网格和顶层链；在构建时：

S1：配置所述局部时钟树，所述局部时钟树根据处理器的每一个运算宏的具体分布位置配置与运算宏相对应配置的门控时钟节点，并配置用于控制所述门控时钟节点的相应门控时钟单元控制；所述门控时钟单元接收来自全局时钟网格的时钟信息，并根据外部信息控制运算宏内的寄存器翻转；

S2：配置所述全局时钟网格，所述全局时钟网格用于连接所述局部时钟树和顶层链，所述全局时钟网格根据所述门控时钟单元的数量配置相应的缓冲器，所述缓冲器用于同步各个门控时钟单元的时钟信号；

S3：配置所述顶层链，所述顶层链配置用于连接处理器芯片时钟源的缓冲器，通过缓冲器将时钟源信息通过全局时钟网格发送给各个所述时钟控制单元。

7.根据权利要求6所述的基于门控技术的处理器时钟树架构构建方法，其特征在于：

每一个运算宏的时钟输入源点后配置一个总的门控时钟单元，用于控制整个运算宏的翻转；运算宏内的各运算子模块配置与总的门控时钟单元连接的各子模块的门控时钟单元，各子模块的门控时钟单元用于对运算宏内不同运算功能的寄存器进行控制，各子模块的门控时钟单元可单独控制各运算逻辑模块的翻转，通过缓冲器同步时钟源；每个门控时钟单元可承受32个扇出，所述局部树为：从运算宏的时钟输入源点至总的门控时钟单元再至宏内寄存器之间，形成以门控时钟单元和缓冲器构成的树状结构。