[发明专利]一种半导体器件的形成方法

说明书

本发明公开了一种半导体器件的形成方法，包括：提供衬底，在衬底上形成掩膜材料层，在掩膜材料层上形成分立牺牲层；形成覆盖分立牺牲层侧壁的侧墙；形成侧墙后，除去分立牺牲层；在相邻侧墙之间填充聚合物层；对相邻侧墙之间的聚合物层进行处理，使聚合物层转化为至少包括第一子聚合物区、第二子聚合物区和第三子聚合物区，第一子聚合物区、第二子聚合物区和第三子聚合物区依次横向排列；除去第一子聚合物区和第三子聚合物区；以侧墙和第二子聚合物区为掩膜刻蚀掩膜材料层，形成掩膜层。本发明能够形成的大小尺寸相对更小子聚合物区，使后续形成更加精细的掩膜层图案。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件的形成方法。

背景技术

在半导体制造工艺中，通常利用光刻工艺将掩膜版上的图形转移到衬底上。随着半导体器件尺寸的不断减小，光刻关键尺寸逐渐接近甚至超出了光刻的物理极限，由此给光刻技术提出了更加严峻的挑战。自对准四重构图方案(Anti-Spacer QuadruplePatterning,ASQP)技术是一种重要的构图工艺，在半导体后端制造工艺(Back-end OfLine,BEOL)中得到广泛应用。在ASQP工艺过程中，传统的曝光技术很难形成尺寸更小、更精细的图案，严重制约了图案形成技术的发展。

目前，ASQP工艺过程中，传统曝光技术形成图案精细化程度及规整程度较弱，从而导致不能形成尺寸更小、结构更加精细的掩膜层图案。同时，图案转移所用掩膜的材料大多为金属、金属氧化物、氮化物等，这些材料的形成工艺相对繁琐，而且刻蚀难度大，刻蚀成本较高，阻碍了生产效率的进一步提高。

因此，现有技术亟需一种既能形成小尺寸、结构更加精细的掩膜层图案，又能精简生产工艺，提高生产效率的半导体器件的形成方法。

发明内容

本发明的实施例提供一种半导体器件的形成方法，用于解决目前ASQP工艺中较难形成小尺寸、结构规整图案以及掩膜形成工艺繁琐、生产效率低的问题。

本发明提供一种半导体器件的形成方法，包括：提供衬底，在衬底上形成掩膜材料层，在掩膜材料层上形成分立牺牲层；形成覆盖分立牺牲层侧壁的侧墙；形成侧墙后，除去分立牺牲层；在相邻侧墙之间填充聚合物层；对相邻侧墙之间的聚合物层进行处理，使聚合物层转化为至少包括第一子聚合物区、第二子聚合物区和第三子聚合物区，第一子聚合物区、第二子聚合物区和第三子聚合物区依次横向排列；除去第一子聚合物区和第三子聚合物区；以侧墙和第二子聚合物区为掩膜刻蚀掩膜材料层，形成掩膜层。

根据本发明的一个方面，聚合物层的材料包括嵌段共聚物。

根据本发明的一个方面，第一子聚合物区和第三子聚合物区的材料是相同的。

根据本发明的一个方面，第一子聚合物区和第三子聚合物区的材料包括PS，第二子聚合物区的材料包括PMMA；或者第一子聚合物区和第三子聚合物区的材料包括PMMA，第二子聚合物区的材料包括PS。

根据本发明的一个方面，对聚合物层进行处理包括退火。

根据本发明的一个方面，退火条件包括：退火温度为150℃～250℃，退火时间为10min～24h。

根据本发明的一个方面，在除去第一子聚合物区和第三子聚合物区之前，还包括：采用连续渗入合成工艺向第一子聚合物区和第三子聚合物区或者第二子聚合物区的表层及内部渗入金属氧化物。

根据本发明的一个方面，在除去第一子聚合物区和第三子聚合物区之前，还包括：采用连续渗入合成工艺向第一子聚合物区、第二子聚合物区和第三子聚合物区的表层及内部渗入金属氧化物。

根据本发明的一个方面，进行连续渗入合成工艺后，第一子聚合物区或者第三子聚合物区相对第二子聚合物区的刻蚀选择比大于等于5，或者第二子聚合物区相对第一子聚合物区或第三子聚合物区的刻蚀选择比大于等于5。