[发明专利]利用铝作为蚀刻停止层有效
申请号: | 201710209246.3 | 申请日: | 2017-03-31 |
公开(公告)号: | CN107425115B | 公开(公告)日: | 2020-03-17 |
发明(设计)人: | S·纳拉亚南;N·瓦斯克斯;顾震;王韫宇 | 申请(专利权)人: | 科洛斯巴股份有限公司 |
主分类号: | H01L45/00 | 分类号: | H01L45/00 |
代理公司: | 北京戈程知识产权代理有限公司 11314 | 代理人: | 程伟;王锦阳 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 利用 作为 蚀刻 停止 | ||
1.一种形成集成电路的方法,包含:
形成二端阻变器件的层;
形成覆盖且接触所述二端阻变器件的所述层的上电极层的缓冲层,其中,所述上电极层至少部分地包含铝材料;
形成覆盖且接触所述缓冲层的至少部分地包含铝的蚀刻停止层;
形成覆盖且接触所述蚀刻停止层的包含TiN或TaN的顶盖层;以及
以第一蚀刻程序蚀刻至少一部分的所述顶盖层,并且当达到所述包含铝的蚀刻停止层时终止所述蚀刻,其中,所述蚀刻进一步包含采用化学蚀刻程序,并且其中,所述终止所述蚀刻包含终止所述化学蚀刻程序,其回应于所述蚀刻停止层的铝已曝露的表示。
2.如权利要求1所述的形成集成电路的方法,其中,所述二端阻变器件为非易失性二端存储器器件。
3.如权利要求1所述的形成集成电路的方法,其中,所述二端阻变器件为易失性二端选择器器件。
4.如权利要求1所述的形成集成电路的方法,其中,所述形成所述二端阻变器件的所述层包含由选自由铝(Al)、铝合金、铝化合物及铝混合物所组成群组的材料形成所述上电极层。
5.如权利要求1所述的形成集成电路的方法,其中,所述缓冲层包含氮化钛,以及所述顶盖层包含氮化钛(TiN)。
6.如权利要求1所述的形成集成电路的方法,其中,所述形成所述缓冲层进一步包含提供所述缓冲层厚度在100埃至150埃之间的第一范围,且其中所述形成所述蚀刻停止层进一步包含提供所述蚀刻停止层厚度在100埃至200埃之间的第二范围,且其中所述形成所述顶盖层包含提供所述顶盖层厚度在300埃至500埃之间的第三范围。
7.如权利要求1所述的形成集成电路的方法,进一步包含利用光谱发射测量器件确定所述蚀刻停止层的铝已曝露的表示。
8.如权利要求1所述的形成集成电路的方法,其中,所述采用所述化学蚀刻程序进一步包含采用选自由三氯化硼(BCl3)、氯(Cl)以及包含Cl、Cl2或BCl3的化合物所组成群组的蚀刻剂。
9.如权利要求1所述的形成集成电路的方法,进一步包含执行第二蚀刻,所述第二蚀刻包含使用氩电浆蚀刻或H2电浆蚀刻的物理蚀刻程序以移除通过采用所述化学蚀刻程序蚀刻所述顶盖层的所述部分以曝露所述蚀刻停止层的一部分的。
10.如权利要求9所述的形成集成电路的方法,其中,所述执行所述第二蚀刻包含所述物理蚀刻程序进一步包含移除所述缓冲层和与所述二端阻变器件相邻且通过蚀刻所述顶盖层的所述部分而曝露的所述蚀刻停止层的所述部分下方的所述上电极的分别材料。
11.一种形成集成电路的方法,包含:
形成二端阻变器件的层,所述层包含包含铝的上电极层、下电极层以及界面层;
形成覆盖所述上电极层的包含铝的蚀刻停止层;
形成选自由TiN或TaN所组成群组的材料的顶盖层,所述顶盖层覆盖且接触所述蚀刻停止层;以及
采用第一化学蚀刻程序,所述第一化学蚀刻程序包含蚀刻至少一部分的所述顶盖层,并且回应于所述第一化学蚀刻程序曝露所述蚀刻停止层的铝材料而停止所述蚀刻。
12.如权利要求11所述的形成集成电路的方法,进一步包含形成覆盖且接触所述上电极层的缓冲层。
13.如权利要求11所述的形成集成电路的方法,其中,所述采用所述第一化学蚀刻程序进一步包含采用使用选自由三氯化硼(BCl3)、氯(Cl)以及包含Cl、Cl2、或BCl3的化合物所组成群组的蚀刻剂的化学蚀刻程序。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于科洛斯巴股份有限公司,未经科洛斯巴股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710209246.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种垂直结构异源电子突触器件及其制备方法
- 下一篇:反击式破碎机