[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法为，首先提供一基底，该基底上具有一存储单元区以及一周边区，然后形成一第一半导体层、一第二半导体层、一第三半导体层以及一第四半导体层于基底上，形成一栅流体于存储单元区，去除周边区的第一半导体层、第二半导体层、第三半导体层以及第四半导体层，之后再形成一金属氧化物半导体晶体管于周边区。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种整合栅流体(thyristor)与金属氧化物半导体晶体管在同一半导体基底上的方法。

背景技术

晶体栅流管或栅流体(thyristor)为一种切换元件(switching application)，因为栅流体的结构具有四层的P₁-N₁-P₂-N₂，因此共有三个串连(in series)的P-N接面(junction)，其中与位于最外面的P₁层电连接的电极被定义为阳极(anode)，而与最外面的N₂层电连接的电极被定义为阴极(cathode)，而另外一个位于中间的P₂层，则与一栅极(gate)结构相连接，具有这样结构的栅流体即为一硅控整流器(silicon-controlledrectifier,SCR)。

栅流体作用上的特性是，当正电位被加至阳极，而负电位被加至阴极时，因为中间的接面为逆偏(reverse biased)，所以栅流体将不会有任何电流流过。但是，当正电压加至栅极时，栅流体将会被导通使栅流体导通的电压称为超崩电压(breakover voltage)。当电压到达此值时，电流会跨过接面而从阴极至阳极持续流动，这个电流被称为维持电流(holding current)。栅流体被导通之后，栅极就不再被栅流体控制，电流将持续流动，除非电路断开或是外加电压降至零，电流的流动才会停止，所以，栅流体具有保持电压(holdingvoltage)的特性。

另外，栅流体也是一种双极性元件(bipolar device)，具有双稳(bistable)特性与负电阻特性(negative differential resistance,NDR)，所以，也被应用于静态随机存取存储器(static random access memory,SRAM)中，而这种具有栅流体的存储器被称为T-RAM。

现有T-RAM包含一垂直式的栅流体和一金属氧化物半导体(metal oxidesemiconductor,MOS)。所谓垂直式的栅流体指栅流体的P₁-N₁-P₂-N₂结构，是成上、下堆叠的方式排列，虽然，这种T-RAM具有稳定的电流、较高的热稳定性等优点。但是，由于垂直式的栅流体需要进行多次的多晶硅(poly silicon)沉积(deposition)，所以对现行的互补式金属氧化物半导体制作工艺来说，制作工艺整合不易，而且，必须额外增加诸多步骤来完成垂直式栅流体的制作。因此如何改良现行栅流体的设计并同时整合例如金属氧化物半导体晶体管等元件即为现今一重要课题。

发明内容

本发明一实施例公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储单元区以及一周边区，然后形成一第一半导体层、一第二半导体层、一第三半导体层以及一第四半导体层于基底上，形成一栅流体于存储单元区，去除周边区的第一半导体层、第二半导体层、第三半导体层以及第四半导体层，之后再形成一金属氧化物半导体晶体管于周边区。

本发明另一实施例公开一种半导体元件，其主要包含：一基底具有一存储单元区以及一周边区；一栅流体设于存储单元区；一金属氧化物半导体晶体管设于周边区；一第一浅沟隔离设于栅流体及金属氧化物半导体晶体管之间；以及一第二浅沟隔离设于第一浅沟隔离及金属氧化物半导体晶体管之间。

附图说明

图1至图4为本发明第一实施例制作一栅流体的方法示意图；