[发明专利]一种制造超小型磁性随机存储记忆单元的方法

说明书

本发明提供了一种制造超小型磁性随机存储记忆单元的方法，首先采用刻蚀技术对记忆层进行刻蚀；在刻蚀记忆层的时候，并不完全刻蚀记忆层使之留下超薄记忆层在势垒层上；然后采用氧化工艺，对刻蚀后暴露出来的记忆层周边进行氧化。由于采用了刻蚀和氧化并用的方法，不仅缩小了记忆层的导电截面积，而且彻底消除了磁性随机存储器记忆层和参考层短路通道的形成，有利于MRAM回路磁性性能、电学性能和产品良率的提升。

技术领域

本发明涉及一种磁性随机存储记忆单元，具体涉及一种制造超小型磁性随机存储记忆单元的方法，属于磁性随机存储器(MRAM，Magnetic Radom Access Memory)制造技术领域。

背景技术

近年来，采用磁性隧道结(MTJ，Magnetic Tunnel Junction)的MRAM被人们认为是未来的固态非易失性记忆体，它具有高速读写、大容量以及低能耗的特点。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向不变。

为能在这种磁电阻元件中记录信息，建议使用基于自旋动量转移或称自旋转移矩(STT，Spin Transfer Torque)转换技术的写方法，这样的MRAM称为STT-MRAM。根据磁极化方向的不同，STT-MRAM又分为面内STT-MRAM和垂直STT-MRAM(即pSTT-MRAM)，后者有更好的性能。依此方法，即可通过向磁电阻元件提供自旋极化电流来反转磁性记忆层的磁化强度方向。此外，随着磁性记忆层的体积的缩减，写或转换操作需注入的自旋极化电流也越小。因此，这种写方法可同时实现器件微型化和降低电流。

同时，鉴于减小MTJ元件尺寸时所需的切换电流也会减小，所以在尺度方面pSTT-MRAM可以很好的与最先进的技术节点相契合。因此，期望是将pSTT-MRAM元件做成极小尺寸，并具有非常好的均匀性，以及把对MTJ磁性的影响减至最小，所采用的制备方法还可实现高良莠率、高精确度、高可靠性、低能耗，以及保持适于数据良好保存的温度系数。同时，非易失性记忆体中写操作是基于阻态变化，从而需要控制由此引起的对MTJ记忆器件寿命的破坏与缩短。然而，制备一个小型MTJ元件可能会增加MTJ电阻的波动，使得pSTT-MRAM的写电压或电流也会随之有较大的波动，这样会损伤MRAM的性能。

在现在的MRAM制造工艺中，一般采用一步刻蚀工艺对磁性隧道结，即：对记忆层、势垒层和参考层进行刻蚀。具体的方案可以采用反应离子刻蚀(RIE，Reactive IonEtching)或离子束刻蚀(IBE，Ion Beam Etching)的方法来实现，刻蚀带来的物理损伤，化学损伤以及由于刻蚀副产物的再次沉积造成的参考层和记忆层之间的短路都是不可避免的问题，这将会影响MRAM器件的磁性和电学性能，不利于MRAM回路良率的提高。

发明内容

为了解决上述问题，本发明提供了一种制造超小型磁性随机存储记忆单元的方法，首先采用刻蚀技术对记忆层进行刻蚀，在刻蚀记忆层的时候，并不完全刻蚀记忆层使之留下超薄记忆层在势垒层上，然后采用氧化工艺，对刻蚀后暴露出来的超薄记忆层周边进行氧化，缩小其导电截面积。具体步骤如下：

步骤一：在表面抛光的CMOS基底上，依次形成底电极、磁性隧道结和硬掩模膜层；磁性隧道结是由参考层、势垒层和记忆层依次叠加的多层膜结构；

步骤二：图形化定义磁性隧道结图案，并转移图案到磁性隧道结的顶部；

步骤三：反应离子刻蚀记忆层，并保留一层超薄记忆层以防止记忆层被刻穿；

步骤四：氧化超薄记忆层、参考层和硬掩模膜层的侧壁及底部暴露部分，形成电绝缘层；

步骤五：对被氧化的超薄记忆层底部、势垒层、被氧化的参考层和底电极进行离子束刻蚀；

步骤六：电介质填充刻蚀空隙，并采用化学机械抛光磨平直到未被氧化的硬掩模膜层的顶部。