[发明专利]信号发送电路

说明书

本发明的信号发送电路中，重定时单元连接入侵线路以输出前一时刻信号及当前时刻信号，并通过逻辑电路输出与前一时刻信号及当前时刻信号相关的控制信号至串扰补偿电路，且所述串扰补偿电路接收受害线路的信号，以结合受害、入侵信号线的输入动态地对应不同传输模式来延迟。

技术领域

本发明应用于电路设计技术领域，尤其是涉及信号发送电路。

背景技术

封装、电路板、各种插件、或者接口上面的高速信号线间会发生串扰(crosstalk)而影响信号传播延迟，为了补偿串扰，在芯片电路中对应的信号电路中会接入串扰补偿电路，但是，已有的发送端串扰补偿电路在设计前一般需要预先判断出入侵信号线(aggressor)和受害信号线(victim)间的传输模式是奇模式(odd mode)(即传输信号相位相反)还是偶模式(even mode)(即传输信号相位相同)，然后根据判断结果再来实施串扰补偿方案，加入对应的延迟(delay)和模式判断逻辑匹配；如此这样整体上电路都较为复杂，最终会带来较大的信号传输延迟或者额外较多的功耗。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供信号发送电路，通过串扰补偿电路来结合入侵信号线和受害信号线的输入动态地对应不同传输模式提供延迟，结构简单，解决现有技术中需要根据传输模式来设计串扰补偿电路而导致其结构复杂的问题。

为实现上述目的及其他相关目的，本发明提供一种信号发送电路，包括：受害信号线及至少一条入侵信号线；重定时单元，其输入端连接接收所述入侵信号线的信号输入，所述重定时单元具有第一输出端及第二输出端，所述第一输出端输出所述入侵信号线的当前时刻信号，所述第二输出端输出所述入侵信号线的前一时刻信号；直通或反相子单元，其具有接收所述当前时刻信号的第一输入端、接收所述前一时刻信号的第二输入端、及至少一个第一逻辑信号输出端和第二逻辑类型输出端，其中，所述第一逻辑信号输出端输出所述当前时刻信号及前一时刻信号中的一者，所述第二逻辑类型输出端输出所述当前时刻信号及前一时刻信号中的另一者的反相信号；至少一串扰补偿电路，其输入端接收所述受害信号线的信号输入，所述串扰补偿电路包括：输入部分、第一部分、及第二部分；其中，所述输入部分，包括：第一类型的一第一场效应管和第二类型的一第二场效应管，两者栅极相连形成输入端而供连接所述受害信号线，两者的漏极相连并连接至所述串扰补偿电路的输出端；其中，所述第一类型和第二类型分别为P型和N型中的一者及另一者；所述第一部分包括：并联的至少两条第一支路，每条第一支路包含至少一个第一类型的第三场效应管，各第一支路中的所述第三场效应管的源极连接至一第一公共端，所述第一公共端连接至电源端，各第一支路中的所述第三场效应管漏极连接至一第二公共端，所述二公共端连接至第一场效应管的源极；所述第二部分包括：并联的多条第二支路，每条第二支路包含至少一个第二类型的第四场效应管，各第二支路中的所述第四场效应管源极连接至一第三公共端，所述第三公共端连接至接地端；各第二支路中的所述第四场效应管的漏极连接至一第四公共端，所述第四公共端连接所述第二场效应管的源极；其中，至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端，且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。

于本发明的一实施例中，各所述第一支路与第二支路一一对应，位于对应的第一支路和第二支路中的至少一第三场效应管与至少一第四场效应管间数量及连接结构相同；在所述第一部分及第二部分中，相同数量的至少部分所述第三场效应管及第四场效应管的栅极连接所述第一逻辑信号输出端，且其余部分的所述第三场效应管及第四场效应管的栅极连接所述第二逻辑类型输出端。

于本发明的一实施例中，所述重定时单元包括：串联的两个D触发器，其中，前级的第一级D触发器输入端接收所述入侵信号线的信号输入，其输出端输出所述当前时刻信号，后级的第二级D触发器的输出端输出所述前一时刻信号。

于本发明的一实施例中，部分第一支路中包含至少两个串联的第三场效应管；所述至少两个串联的第三场效应管的其中一个的栅极连接所述第一逻辑信号输出端，其中另一个的栅极连接所述第二逻辑类型输出端。