[发明专利]嵌入式HKMG非易失性存储器

权利要求书

1.一种集成电路(IC)，包括：

逻辑区，包括设置在衬底上方的逻辑器件并且包括设置在第一高k栅极介电层上方的第一金属栅极；以及

嵌入式存储区，邻近所述逻辑区设置并且包括非易失性存储(NVM)器件，所述非易失性存储器件包括设置在所述衬底上方的分离栅极闪速存储单元；

其中，所述分离栅极闪速存储单元包括选择栅极和控制栅极，所述选择栅极和所述控制栅极通过在所述控制栅极下方延伸的电荷捕获层分隔开；

其中，所述控制栅极或所述选择栅极是通过第二高k栅极介电层与所述衬底分隔开的金属栅极。

2.根据权利要求1所述的集成电路，其中，所述选择栅极具有通过所述第二高k栅极介电层进行加衬的底部表面和侧壁表面，并且所述控制栅极包括多晶硅。

3.根据权利要求1所述的集成电路，

其中，所述控制栅极和所述选择栅极具有立方体形状，并且其中，所述控制栅极和所述选择栅极具有彼此对准的上表面；以及

其中，所述控制栅极具有通过所述第二高k栅极介电层进行加衬的底部表面和侧壁表面，并且所述选择栅极包括多晶硅并且通过栅极氧化物层与所述衬底分隔开。

4.根据权利要求1所述的集成电路，其中，所述电荷捕获层包括布置在两个二氧化硅层之间的氮化硅层。

5.根据权利要求1所述的集成电路，还包括：

侧壁间隔件，具有沿着所述第一金属栅极的侧壁设置的第一部分、和沿着所述选择栅极和所述控制栅极的相对侧壁设置的第二部分；以及

其中，所述侧壁间隔件接触所述衬底的上表面。

6.根据权利要求5所述的集成电路，

其中，接触蚀刻停止层设置在所述逻辑区与所述嵌入式存储区之间并且具有U型结构，其中，所述U型结构具有邻接所述侧壁间隔件的第一部分的第一竖直组件、和邻接所述侧壁间隔件的第二部分的第二竖直组件；以及

其中，层间介电层设置在所述接触蚀刻停止层上。

7.一种形成集成电路(IC)的方法，包括：

提供包括逻辑区和存储区的衬底；

在所述逻辑区内形成第一牺牲栅极堆叠件，并且在所述存储区内形成第二牺牲栅极堆叠件；

形成通过电荷捕获层与所述第二牺牲栅极堆叠件分隔开的第三牺牲栅极堆叠件；以及

用高k栅极介电层和金属层替换所述第一牺牲栅极堆叠件以及替换所述第二牺牲栅极堆叠件和所述第三牺牲栅极堆叠件中的至少一个，以在所述逻辑区内形成第一金属栅极并且在所述存储区内形成第二金属栅极。

8.根据权利要求7所述的方法，其中，所述存储区包括：

设置在所述衬底上方的闪速存储单元，所述闪速存储单元包括选择栅极和控制栅极，所述选择栅极和所述控制栅极通过在所述控制栅极下方延伸的电荷捕获层分隔开；

其中，所述第二金属栅极包括所述选择栅极。

9.根据权利要求7所述的方法，其中，用所述高k栅极介电层和所述金属层替换所述第三牺牲栅极堆叠件。

10.一种形成集成电路(IC)的方法，包括：

提供包括具有逻辑器件的逻辑区和具有非易失性存储器件的存储区的衬底；

在所述逻辑区内形成第一牺牲栅极堆叠件，并且在所述存储区内形成第二牺牲栅极堆叠件；

形成通过电荷捕获层与所述第二牺牲栅极堆叠件分隔开的第三牺牲栅极堆叠件；以及

用高k栅极介电层和金属层替换所述第一牺牲栅极堆叠件和所述第二牺牲栅极堆叠件，以在所述逻辑区内形成第一金属栅极并且在所述存储区内形成第二金属栅极。