[发明专利]一种去毛刺频率锁定电路

说明书

技术领域

本发明涉及可编程集成电路设计领域，具体涉及一种去毛刺频率锁定电路。

背景技术

随着信息与数据科技的发展需求，可编程芯片，特别是现场可编程门阵列(FPGA)凭借其编程灵活、系统稳定、资源丰富、集成度高等优点，其应用领域已经从原来通信领域扩展到航天、消费电子、工业控制、测试测量等广泛的领域，并且还有不断扩大的趋势。

目前国内的FPGA的应用主要是依赖于Xilinx、Altera等几大国际FPGA巨头公司的进口，国内对于FPGA的设计存在设计难度大、研发周期长、以及设计难度大等技术壁垒。随着工艺节点的不断攀升，使得对于可编程电路的系统集成度、可编程资源以及器件规模提出了更高的要求。

这样使得对FPGA内部的各模块提出更高要求，针对PLL锁相环而言，要求频率范围越来越宽，输出的时钟越来越稳定，如何正确稳定检测锁相环的频率相位一直变得越来越重要。并且，现在电子产品中，外部干扰毛刺越来越多，导致系统的稳定性变差。

发明内容

本发明实施例要解决的主要技术问题是，提供一种去毛刺频率锁定电路，解决现有技术中锁相环电路的干扰毛刺多、系统不稳定的问题。

为解决上述技术问题，本发明实施例提供一种去毛刺频率锁定电路，包括：频率锁定检测电路、相位锁定检测电路、锁定去毛刺电路，频率锁定检测电路和相位锁定检测电路分别与锁定去毛刺电路连接；频率锁定检测电路对输入时钟和反馈时钟的频率进行比较得到频率锁定信号输出到锁定去毛刺电路，相位锁定检测电路对输入时钟和反馈时钟的相位进行比较得到相位锁定信号输出到锁定去毛刺电路；锁定去毛刺电路在相位锁定信号和频率锁定信号均为高电平时，对输入时钟进行计数，当计数值达到预设计数值后，锁定输入时钟的频率和相位。

进一步地，频率锁定检测电路包括检测电路包括分别用于检测反馈时钟和输入时钟的频率的第一可编程计数器和第二可编程计数器，以及与第一可编程计数器和第二可编程计数器连接的控制状态逻辑电路；控制状态逻辑电路对第一可编程计数器和第二可编程计数器的检测结果进行比较，相同时，控制状态逻辑电路输出高电平的频率锁定信号，否则输出低电平的频率锁定信号。

进一步地，相位锁定检测电路包括相位检测电路和连接相位检测电路的锁定信号输出电路，相位检测电路检测输入时钟和反馈时钟的相位，当两者的相位相同时，锁定信号输出电路输出的相位锁定信号为高电平，否则为低电平。

进一步地，锁定信号输出电路包括充放电电路，充放电电路包括电容，当相位检测电路检测到输入时钟和反馈时钟的相位相同时，充放电电路对电容进行充电，充电时间达到预设时间，相位锁定信号输出为高电平，当相位检测电路检测到输入时钟和反馈时钟的相位不同时，充放电电路对电容进行放电，相位锁定信号输出为低电平。

进一步地，锁定去毛刺电路包括计数电路和与计数电路连接的锁定电路；计数电路接收频率锁定信号、相位锁定信号、输入时钟以及锁定电路反馈的锁定标志位；当频率锁定信号、相位锁定信号和锁定标志位为高电平时，计数电路对输入时钟进行计数，锁定电路对计数值与预设计数值进行比较，当计数值达到预设计数值，锁定电路输出高电平的锁定输出信号。

进一步地，锁定去毛刺电路包括计数电路和与计数电路连接的锁定电路；计数电路接收频率锁定信号、相位锁定信号、输入时钟以及锁定电路反馈的锁定标志位；当频率锁定信号、相位锁定信号和锁定标志位为高电平时，计数电路对输入时钟进行计数，锁定电路对计数值与预设计数值进行比较，当计数值达到预设计数值，锁定电路输出高电平的锁定输出信号。

进一步地，第三计数器是十二位计数器。

进一步地，锁定电路包括与第三计数器连接的状态控制器以及与状态控制器连接的触发器；状态控制器接收计数器的对输入时钟的计数值，当计数值达到预设计数值，状态控制器输出高电平的锁定控制信号到触发器以及输出低电平的锁定标志位，触发器对锁定控制信号进行采样，输出高电平的锁定输出信号，第三与门关闭，第三计数器停止计数。

进一步地，状态控制器为可编程状态控制器。

进一步地，当频率锁定信号和相位锁定信号出现低电平，第三计数器与触发器复位，触发器输出低电平解除锁定。