[发明专利]鳍式场效晶体管器件

说明书

技术领域

本发明实施例是关于鳍式场效晶体管(FinFET)器件及其形成方法。

背景技术

半导体集成电路(IC)产业经历了快速的成长。在IC材料和设计技术方面的技术精进使IC有世代的演进，相较于前一世代，下一世代的IC体积更小且电路更为复杂。在集成电路进化的过程中，功能密度(亦即，每芯片面积的互连器件的数量)不断地增加，而几何尺寸(即，可使用制造过程所产生的最小器件或线)不断地缩小。这样的按比例缩小工艺通常通过提高生产效率以及降低相关成本来提供益处。

这种按比例缩小增加了处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造中的类似发展。举例来说，引进例如鳍式场效晶体管的三维晶体管来代替平面晶体管。尽管现有的鳍式场效晶体管器件及其形成方法对于它们的预期目的通常已经足够，然而它们不是在所有方面都令人完全满意。举例来说，将绝缘材料填入紧邻的栅极之间而不产生孔洞(void)是相当困难的，且因此降低了鳍式场效晶体管器件的效能。希望在这方面有所改良。

发明内容

根据本发明的一些实施例，一种鳍式场效晶体管器件包括衬底、第一栅极、第二栅极以及绝缘墙。衬底具有在第一方向上延伸的至少一第一鳍以及至少一第二鳍。第一栅极在与所述第一方向不同的第二方向上延伸，且横跨所述至少一第一鳍。第二栅极在所述第二方向上延伸，且横跨所述至少一第二鳍。所述第一栅极的端部(end)与第二栅极的端部彼此面对。绝缘墙在所述第一方向上延伸，位于所述第一栅极的端部与所述第二栅极的端部之间，且与所述第一栅极以及所述第二栅极中的每一者的栅介电材料实体接触(physical contact)。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明实施例的各个方面。请注意，根据产业中的标准实务，各种特征未按比例绘制。实际上，为了清楚地讨论，各种特征的尺寸可以任意地增大或减小。

图1A至图1H为根据一些实施例所示出的鳍式场效晶体管器件的形成方法的立体示意图。

图2以及图3为根据替代性实施例所示出的鳍式场效晶体管器件的立体示意图。

图4A至图4C为根据另一些替代性实施例所示出的鳍式场效晶体管器件的形成方法的立体示意图。

具体实施方式

以下揭露内容提供许多不同的实施例或实例，用于实现所提供标的物的不同特征。以下所描述的构件及配置的具体实例是为了以简化的方式传达本揭露为目的。当然，这些仅仅为实例而非用以限制。举例来说，于以下描述中，在第一特征上方或在第一特征上形成第二特征可包括第二特征与第一特征形成为直接接触的实施例，且亦可包括第二特征与第一特征之间可形成有额外特征使得第二特征与第一特征可不直接接触的实施例。此外，本揭露在各种实例中可使用相同的器件符号和/或字母来指代相同或类似的部件。器件符号的重复使用是为了简单及清楚起见，且并不表示所欲讨论的各个实施例和/或配置本身之间的关系。

另外，为了易于描述附图中所示出的一个构件或特征与另一构件或特征的关系，本文中可使用例如「在…下」、「在…下方」、「下部」、「在…上」、「在…上方」、「上部」及类似术语的空间相对术语。除了附图中所示出的定向之外，所述空间相对术语意欲涵盖器件在使用或操作时的不同定向。设备可被另外定向(旋转90度或在其他定向)，而本文所用的空间相对术语相应地做出解释。

图1A至图1H为根据一些实施例所示出的鳍式场效晶体管器件的形成方法的立体示意图。

请参照图1A，提供了其上具有多个分开的鳍102a至102d的衬底100。在一些实施例中，衬底100为半导体衬底，例如硅衬底、绝缘体上硅(SOI)衬底、硅锗(SiGe)衬底，或由其他合适的半导体材料所形成的衬底。在一些实施例中，衬底100具有彼此相邻的第一区10以及第二区20。在一些实施例中，第一区10为N型金氧半导体(NMOS)区，且第二区20为P型金氧半导体(PMOS)区。在替代性实施例中，第一区10为PMOS区，且第二区20为NMOS区。

在一些实施例中，鳍102a至102d在第一方向上延伸。在一些实施例中，鳍102a至102d以及衬底100由相同材料所构成，例如硅。在替代性实施例中，包括于鳍102a至102d中的材料不同于衬底100的材料。举例来说，鳍102a至102d包括硅锗，而衬底100包括硅。