[发明专利]接口电路中的输出电路

权利要求书

1.一种接口电路中的输出电路，其特征在于，其包括：

一个或多个连接于电源端和驱动输出端之间的输出驱动电路，每个输出驱动电路包括连接于电源端和驱动输出端之间的多个输出驱动模块，每个输出驱动模块包括一个输出驱动开关，每个输出驱动开关具有连接至所述电源端的第一连接端，连接至所述驱动输出端的第二连接端和控制端；

与所述输出驱动电路对应的一个或多个输出控制逻辑电路，每个输出控制逻辑电路包括与各个输出驱动模块对应的多个输出控制逻辑模块，

每个输出控制逻辑模块包括输入单元、脉冲产生单元和选择单元，外部输入的输入控制信号经过输入单元被连接至所述选择单元的第一输入端，外部输入的输入控制信号经过脉冲产生单元被连接至所述选择单元的第二输入端，所述脉冲产生单元在所述输入控制信号翻转时产生并输出短时脉冲信号，所述选择单元的输出端连接至对应输出驱动模块的输出驱动开关的控制端，多个外部输入的使能控制信号中的对应一个被连接至所述选择单元的控制端，

在对应的外部输入的使能控制信号为有效时，所述选择单元选择其第一输入端的信号输出，此时所述选择单元对应的输出驱动模块的输出驱动开关能够由外部输入的输入控制信号所控制，在对应的输入的使能控制信号为无效时，所述选择单元选择其第二输入端的信号输出，此时所述脉冲产生单元产生的短时脉冲信号经过所述选择单元驱动对应的输出驱动开关短时导通。

2.根据权利要求1所述的接口电路中的输出电路，其特征在于，

每个输出驱动模块还包括一个电阻，该输出驱动模块的输出驱动开关与该电阻串联在电源端和驱动输出端之间；或者

每个输出驱动电路包括一个电阻，各个输出驱动模块的输出驱动开关并联在一起，所述电阻和各个并联的输出驱动开关串联在电源端和驱动输出端之间。

3.根据权利要求1所述的接口电路中的输出电路，其特征在于，

所述输出驱动开关为PMOS晶体管，PMOS晶体管的源极为所述输出驱动开关的第一连接端，PMOS晶体管的漏极为所述输出驱动开关的第二连接端，PMOS晶体管的栅极为所述输出驱动开关的控制端，所述电源端为输入电源端；或者

所述输出驱动开关为NMOS晶体管，NMOS晶体管的源极为所述输出驱动开关的第一连接端，NMOS晶体管的漏极为所述输出驱动开关的第二连接端，NMOS晶体管的栅极为所述输出驱动开关的控制端，所述电源端为接地端。

4.根据权利要求1所述的接口电路中的输出电路，其特征在于，

通过控制所述外部输入的使能控制信号，使得所述输出驱动电路整体上的电阻值为预定电阻值，所述预定电阻值为240欧姆。

5.根据权利要求1所述的接口电路中的输出电路，其特征在于，

所述脉冲产生单元在所述输入控制信号从第一逻辑电平跳变为第二逻辑电平时，才产生并输出短时脉冲信号，

在对应的外部输入的使能控制信号为有效时，所述输入控制信号为第二逻辑电平时，所述输出驱动模块的输出驱动开关导通，所述输入控制信号为第一逻辑电平时，所述输出驱动模块的输出驱动开关截止。

6.根据权利要求5所述的接口电路中的输出电路，其特征在于，

所述脉冲产生单元包括延迟单元、异或逻辑单元和与门，所述延迟单元的输入端与脉冲产生单元的输入端相连，所述延迟单元的输出端与异或逻辑单元的一个输入端相连，所述异或逻辑单元的另一个输入端与所述脉冲产生单元的输入端相连，所述异或逻辑单元的输出端与所述与门的一个输入端相连，所述与门的另一个输入端与所述脉冲产生单元的输入端相连，所述与门的输出端与所述脉冲产生单元的输出端相连，

第一逻辑电平为低电平，第二逻辑电平为高电平。

7.根据权利要求6所述的接口电路中的输出电路，其特征在于，所述输入单元包括两个级联的缓冲器，第一个缓冲器的输入端接收外部输入的输入控制信号，第二个缓冲器的输出端连接选择单元的第一输入端，

第一个缓冲器的输出端与所述脉冲产生单元的输入端相连。