[发明专利]一种低写功耗的两端口静态随机存储器

权利要求书

1.一种低写功耗的两端口静态随机存储器，其特征在于，包括译码器、存储阵列、控制电路与预译码器、位线均衡器、静态写驱动器和写预判比较器；

译码器通过多条字线（WL）连接存储阵列，译码器还通过多条预译码器输出（PRE_DEC）连接控制电路与预译码器；

存储阵列通过多条写位线（WBL）连接位线均衡器、静态写驱动器和写预判比较器；

控制电路与预译码器通过本地时钟（LCLK）和写使能（WEN_INT）连接位线均衡器、静态写驱动器和写预判比较器。

2.根据权利要求1所述的一种低写功耗的两端口静态随机存储器，其特征在于，写位线均衡器、静态写驱动器和写预判比较器由写位线均衡器、静态写驱动器、写预判比较器组成；当写使能（WEN_INT）有效时，静态写驱动器的输出直接驱动位线；写位线均衡器在写位线均衡信号有效时对写位线与写位线反进行电压均衡，使它们达到相同的中间电平；写预判比较器将前一周期写数据与当前写数据进行比较，如果不同，则将写位线均衡信号置为有效，否则无效；当出现连续的写“0”或写“1”操作时，位线上保持的数据与需要写入的数据相同，写预判比较器将写位线均衡信号置为无效，位线不发生反转；当连续两次写的数据不同时，写预判比较器置写位线均衡信号有效，写位线和写位线反上的电荷重新分配，写位线和写位线反被均衡至中间电平，然后写位线均衡信号无效，写使能有效，写驱动器将位线和位线反驱动至新的电平。

3.根据权利要求1所述的一种低写功耗的两端口静态随机存储器，其特征在于，在外部时钟（CLK）的上升沿，控制电路与译码器产生本地时钟（LCLK）和写使能信号（WE_INT）；在本地时钟（LCLK）的上升沿，位线均衡器、静态写驱动器和写预判比较器工作，当出现连续的写“0”或写“1”操作时，写位线（WBL）上保持的数据与需要写入的数据（D）相同，位线均衡器、静态写驱动器和写预判比较器将写数据(D)连接到写位线（WBL）上；当连续两次写的数据不同时，写位线（WBL）上保持的数据与需要写入的数据（D）不相同，位线均衡器、静态写驱动器和写预判比较器对写位线(WBL)先进行均衡，然后将写数据(D)连接到写位线（WBL）上；根据译码器的写字线（WL）译码结果，位线（WBL）上数据被写入存储阵列中相应的存储单元。

4.根据权利要求3所述的一种低写功耗的两端口静态随机存储器，其特征在于，在写操作时，如果写入数据（D）与位线（WBL）上保持的值相等，位线（WBL）不发生翻转；如果写入数据（D）与位线（WBL）上保持的值相反，位线（WBL）发生翻转。