[发明专利]使用平行译码路径的视频压缩（VC-2）译码

说明书

本发明揭示使用平行译码路径的视频压缩（VC‑2）译码。在一具体实例中，一种VC‑2译码器包括三个平行数据路径，包括顶部频带、当前频带及底部频带数据路径。该顶部频带数据路径执行一顶部压缩数据频带的可变长度译码（VLD）、反量化（IQ）及反DC预测（IDCP）处理。该当前频带数据路径执行一当前压缩数据频带的VLD、IQ及IDCP处理。该底部频带数据路径执行一底部压缩数据频带的VLD、IQ及IDCP处理。另外，该译码器包括一三级反离散小波转换（IDWT）模块以执行IDWT处理以取决于使用该三个平行数据路径产生的部分解压缩的顶部、当前及底部数据频带合成经译码的源像素值。该译码器也包括一片段字节均衡器、一位串流先进先出（FIFO）、一扫描转换FIFO及一模块，该模块将水平及垂直遮没期间插入至自该扫描转换FIFO接收的数据内。

技术领域

本发明的具体实例大体上是关于提供在译码数据时使用的译码器及方法。背景技术

VC-2视频压缩标准为由英国广播公司（BBC）对动画与电视工程师协会（SMPTE）标准贡献的公开免费使用的视讯译码标准。VC-2标准使用离散小波转换（DWT）及交错指数葛洛姆（IEG）可变长度编码来达成所要的视频压缩。DWT原先经设计以与风行的H.264标准相竞争，期望其导致比风行的基于离散余弦变换（DCT）的系统少的区块假影。为了达成串行数据接口（SDI）传输系统中的低延迟要求，SMPTE标准化两个低延迟配置文件，其包括使用（2，2）DWT的64级及使用重迭（5，3）DWT的65级。已展示为了使高清晰度（HD）视讯按优秀的视讯质量适合标准清晰度SDI（SD-SDI）有效负载，需要65级压缩。

VC-265级为具有下列属性的低延迟配置文件的一子集：

1.4:2:210位取样，具有支持的分辨率1920×1080i29.97、1920×1080i25、1280×720p59.94、1280×720p50。

2.编码译码器仅使用低延迟配置文件。

3.编码译码器仅使用LeGall（5，3）小波转换（小波索引＝1）

4.小波深度确切地为3阶。

5.片段大小固定为在亮度上16（水平）×8（垂直）且在色度上8（水平）×8（垂直）。

习知地，重迭的DWT用于广泛地用于数字摄影机及医疗成像系统中的JPEG-2000标准中。在该文献中，存在关于如何减小2-D DWT的实施复杂性的许多公布。此技术的一普通性质在于，基于JPEG-2000的实施使用外部图框缓冲存储器来处理芯片上DWT/IDWT数据。因此，此等公布已主要聚焦于以下方式：使对外部内存的读取及写入存取最小化；减小芯片上外部内存；加速数据处理；及选择一扫描方案以使内存使用最小化。然而，外部内存典型地增加与芯片封装大小及功率消耗相关联的成本，以及总体系统复杂性及材料单（BOM）成本。

发明内容

以下描述为非常有效率的三频带平行处理VC-2解码架构及其实施方法，包括时间重迭的高传输量2-D反向离散小波转换（IDWT）滤波器设计、基于同时实时输入的以多级IDWT分片为基础的处理方法、用于容易的FIFO处理的片段字节均衡器、用于减少程序间通信缓存器的一个时槽四个程序处理架构、IDWT邻域片段储存减少方法及IDWT分辨率降低方法。以下还描述的为基于输入及输出视讯格式评估输入缓冲器大小的分析功能。根据特定具体实例，管线式1-D IDWT程序减少且较佳地减半总体2-D IDWT处理时间。根据特定具体实例，直接将实时产生的输入资料馈入至IDWT处理器（其也可被称作IDWT模块），而不使用中间缓冲器，此减少了储存及延迟。另外地，特定具体实例避免使用外部易失存储器（如在多数视频压缩系统中需要）且消除了三频带内部存储器。因此，所揭示的架构及方法允许VC-2译码器实施使用少量内部静态内存及缓存器，且致使非常短的处理延迟。此使译码器的多个频道（例如，译码器的四个频道）能够被装填至一单一芯片内。

本发明实施例提供一种译码器，其中，包括：