[实用新型]防干扰高速数据采集存储系统

说明书

技术领域

本实用新型涉及一种数据存储器，特别是涉及到一种防干扰高速数据采集存储系统。

背景技术

随着信息科学的飞速发展，数据采集和存储技术已经是数字信号处理中非常重要的环节，将决定整个系统的性能。它广泛应用于雷达，通信，遥测遥感等领域，它己经成为人们获得外界信息的重要手段，很多领域对数据采集存储系统的采集速度、信号处理速度、抗干扰性以及存储深度都有很高的要求。

现有数据采集存储系统采用处理器来处理数据，处理器只能串行地处理数据，所以在输出大容量数据进行存储时，显得速度很慢，而且在高速接受数据时，易受到信号干扰导致数据丢失。

实用新型内容

本实用新型的目的即在于克服现在技术的不足，提供一种防干扰高速数据采集存储系统，解决现有数据采集存储系统在输出大容量数据进行存储时速度很慢、数据易丢失的缺陷。

本实用新型是通过以下技术方案来实现的：防干扰高速数据采集存储系统，包括FPGA，所述的FPGA上连接有至少一个数据采集模块和至少一个数据存储模块，所述的数据采集模块包括信号调理器和模数转换器，所述的信号调理器接输入信号，其输出连接到模数转换器，模数转换器的输出连接到FPGA上，所述的数据存储模块为SCSI硬盘，FPGA与数据存储模块之间设置有数据缓冲器和SCSI控制器，所述的信号调理器与模数转换器之间设置有一个防干扰模块。本实用新型中，信号调理器接受到数据后，由模数转换器将信号转换成数字信号，然后发送的FPGA，再有FPGA存储到SCSI硬盘，本装置中，防干扰模块用于隔绝信号干扰。

进一步，所述的防干扰模块包括共模部分和差模部分。

进一步，上述的共模部分包括电感L₁、L₂以及电容C₁、C₂，电感L₁、L₂用于衰减高频干扰，电容C₁、C₂为Y电容，用于将高频共模干扰引入大地。

进一步，上述的差模部分包括电阻R₁和电容C_3，用于抑制过电压干扰。

进一步，上述的FPGA上通过SDRAM控制器连接有SDRAM存储器，能够进一步对数据进行缓冲，减轻了系统的存储压力。

进一步，所述的信号调理器采用型号为AD8351的运算放大器。 

进一步，所述的数据缓冲器为FIFO缓冲器。

进一步，所述的FPGA上还连接有一个时钟模块，用于将存储的数据插上时间戳。

本实用新型的有益效果是：采用FPGA代替原来的以CPU为核心的数据采集存储系统，FPGA能够进行并行操作，配合多个SCSI控制器将数据存储到SCSI硬盘中，减轻了系统内部的存储压力，提升了数据的存储速度，安全性和强抗干扰性，实现了长时间、大容量的数据存储；设置一个防干扰模块，隔断外界信号干扰，保证数据的完整性。

附图说明

图1 为实施例1的结构示意图；

图2 为防干扰模块的电路结构示意图；

图3 为实施例2的结构示意图。

具体实施方式

下面结合实施例对本实用新型作进一步的详细说明，但是本实用新型的结构不仅限于以下实施例：

【实施例1】

如图1所示，防干扰高速数据采集存储系统，包括FPGA，所述的FPGA上连接有至少一个数据采集模块和至少一个数据存储模块，所述的数据采集模块包括信号调理器和模数转换器，所述的信号调理器接输入信号，其输出连接到模数转换器，模数转换器的输出连接到FPGA上，所述的数据存储模块为SCSI硬盘，FPGA与数据存储模块之间设置有数据缓冲器和SCSI控制器，所述的信号调理器与模数转换器之间设置有一个防干扰模块。本实用新型中，信号调理器接受到数据后，由模数转换器将信号转换成数字信号，然后发送的FPGA，再有FPGA存储到SCSI硬盘，本装置中，防干扰模块用于隔绝信号干扰。

如图2，防干扰模块包括共模部分和差模部分。共模部分包括电感L₁、L₂以及电容C₁、C₂，电感L₁、L₂用于衰减高频干扰，电容C₁、C₂为Y电容，用于将高频共模干扰引入大地；差模部分包括电阻R₁和电容C_3，用于抑制过电压干扰。

【实施例2】