[发明专利]应用于随机存储器的ECC存储系统

说明书

技术领域

本发明涉及一种随机存储器系统，具体涉及一种应用于随机存储器的ECC存储系统。

背景技术

受电磁干扰或工艺缺陷的影响，随机存储设备或总线传输存在一定的单Bit状态翻转错误的几率。这在汽车电子等可靠性要求极高的系统中是不能允许的。所以在可靠性要求较高的嵌入式系统中一般会在总线级加入支持纠错和检错的ECC功能。挂载在总线上的Slave可以共享ECC逻辑，而且原IP基本可以在重用的基础上得到ECC保护。

在现有的技术中，挂载在总线上的需要ECC保护的Slave是通过外挂一个ECC模块实现的，系统设计人员要在设计初始阶段就分配好需要ECC保护的memory区域，并将该区域映射到相应的Slave端口，在外部通过ECC模块进行保护。该方法比较不灵活，而且一旦相应的memory空间被设定为受ECC保护的区域，即使在不同的应用场合不再需要对该区域进行ECC保护，仍然不能重用该区域，不仅灵活性差，而且可移植性也较低，不利于系统性能的提升。

发明内容

本发明目的是提供一种应用于随机存储器的ECC存储系统，该总线ECC校验装置可根据不同的应用场合灵活选择各个随机存储器是否需要ECC校验或者随机存储器内是否需要ECC校验，方便系统的扩展应用，且提高了整体的效率、灵活实现可重用该区域，而且可移植性也好，有利于系统性能的提升。

为达到上述目的，本发明采用的技术方案是：一种应用于随机存储器的ECC存储系统，包括主设备模块、随机存储器和位于主设备模块和随机存储器之间的总线连接器；所述随机存储器和总线连接器之间设有一总线ECC桥接模块，该总线ECC桥接模块包括至少2个选通控制寄存器、至少2个总线应答选通器、至少2个总线传输选通器和ECC桥接器，该ECC桥接器包括与总线连接器连接的总线Master接口、与随机存储器连接的总线Slave接口、ECC校验码生成电路、ECC校验电路、ECC纠错电路和控制模块，所述控制模块包含一组状态机，响应总线对随机存储器的访问请求，产生相应的控制信号，控制ECC校验码生成电路、ECC校验电路和ECC纠错电路，完成总线数据的ECC编码、解码和纠错，并实现不同状态之间的跳转；

所述总线传输选通器的第一总线输入端和ECC桥接器的Master编码输入端均连接到所述总线连接器，所述ECC桥接器的Slave编码输出端连接到所述总线传输选通器的第二总线输入端，所述总线传输选通器的第一总线输入端用于接收来自主设备模块的存储数据，所述总线传输选通器的第二总线输入端用于接收来自ECC桥接器的具有ECC校验码的编码存储数据，总线传输选通器的输出端和控制端分别连接到随机存储器和选通控制寄存器，所述总线传输选通器根据选通控制寄存器的配置从而将第一总线输入端、第二总线输入端中一端数据传输给所述随机存储器；

所述总线应答选通器的第一应答输入端和ECC桥接器的Slave解码输入端均连接到所述随机存储器，所述ECC桥接器的Master解码输出端连接到所述总线应答选通器的第二应答输入端，所述总线应答选通器的第一应答输入端用于接收来自随机存储器的存储数据，所述总线应答选通器的第二应答输入端用于接收来自ECC桥接器的解码存储数据，总线应答选通器的输出端和控制端分别连接到总线连接器和选通控制寄存器，所述总线应答选通器根据选通控制寄存器的配置从而将第一应答输入端、第二应答输入端中一端数据传输给所述供主设备模块读取的总线连接器；

所述选通控制寄存器、总线应答选通器和总线传输选通器的数目相等。

上述技术方案中的进一步改进方案如下：

1. 上述方案中，所述随机存储器内分为校验数据存储区和非校验数据存储区，所述校验数据存储区用于存储经所述ECC桥接器生成相应ECC码的存储数据，所述非校验数据存储区用于存储来自总线的存储数据。

2. 上述方案中，所述随机存储器数目至少2个，其中部分随机存储器用于存储校验数据，其余随机存储器用于存储非校验数据。

由于上述技术方案运用，本发明与现有技术相比具有下列优点和效果：

1. 本发明应用于随机存储器的ECC存储系统，可根据不同的应用场合灵活选择各个随机存储器是否需要ECC校验或者随机存储器内是否需要ECC校验，方便系统的扩展应用，且灵活实现可重用该区域，可移植性也好，有利于系统性能的提升。