[发明专利]一种埋容材料、制备方法及其用途

说明书

技术领域

本发明涉及埋容材料技术领域，尤其涉及一种应用于印制电路板的埋容材料、制备方法及其用途。

背景技术

随着电子器件向着高功能化、微型化方向发展，电子系统中的无源器件所占的比重越来越大。例如在手机中无源器件的数量是有源器件的20倍。目前无源器件主要采用表面贴装的方式（如分立式电容器件），占据着基板的大量空间，且面上互连长度和焊接点多，使得材料和系统的电性能及可靠性能大为降低。为了提供更加轻巧、性能更好、价格便宜、性能的可靠性更强的电子系统，将过去表面贴装型封装系统转换为埋入式封装系统是唯一的选择。在所有的无源器件中，电容器的数量最多，受到更加特别的关注。

为了节省电路板表面的空间并减少电磁干扰，将分立式电容器件以平板电容的材料形式（上下为两块金属电极，中间为绝缘介质的平板结构）埋进（层压进）多层印制电路板（PCB）中，是解决问题的趋势。

预获得具有较高应用价值的埋入式电容器，其介质材料需要具有高的电容率、较高的耐电压强度（低渗漏电流）、介质与金属电极之间有较高的剥离强度，以及具有良好的耐热性能和加工性能。

众所周知，作为埋入式电容器为了获得高的电容率需要具有薄的介质层厚度和较高的介电常数，以及较高的耐压强度。

为了解决耐电压强度的问题，美国申请专利US6693793揭示了一种中间加入耐热有机薄膜来作为支撑材料，来提高埋容材料的强度（即解决了脆性）和提高耐压强度，但是因为使用了介电常数低的有机薄膜作为中间夹层，所获得的埋容材料的介电常数不高。

也有人曾以具有耐压强度好的陶瓷薄膜制作埋容材料，但是陶瓷材料脆性大，很难制作成很薄的陶瓷薄膜。针对这个问题，出现了许多以PCB成型的方法制作埋容元件的方法。如US7564116提出了一种埋容元件的PCB成型方法，即在双面覆铜板上制作成电路图形做下电极，然后在电路图形上通过原子沉积的方法制作一层氧化铝层作为埋容材料的介质层，再在此介质层上沉积一层导电材料作为上电极。但是这种方法难度较大，实施起来极为麻烦。

本发明提出了一种具有高耐电压强度和高介电常数的埋容材料。

发明内容

本发明的目的在于提供一种埋容材料，其含有氧化铝陶瓷层层，具有高的介电常数和高的介电强度。

为了达到上述目的，本发明采用了如下技术方案：

一种埋容材料，其由树脂组合物薄膜层及其上下两侧的铝膜组成，所述铝膜的一面含有氧化铝陶瓷层，所述氧化铝陶瓷层与树脂组合物薄膜层接触。

上述埋容材料的结构也可以用以下方式表述：

一种埋容材料，自下而上依次由纯铝膜、氧化铝陶瓷层、树脂组合物薄膜层、氧化铝陶瓷层和纯铝膜组成，所述纯铝膜和氧化铝陶瓷层形成铝膜。

优选地，所述一面含有氧化铝陶瓷层的铝膜由如下所述方法得到：对铝箔的一面进行阳极氧化处理，得到一面含有氧化铝陶瓷层的铝膜。所述阳极氧化可以采用通用的表面阳极氧化的方法，可以列举的有硫酸法、铬酸法或草酸法等，优选草酸法。通过阳极氧化处理，在铝膜表面形成一层致密的氧化铝陶瓷层。

根据本发明，对铝箔的一面进行阳极氧化处理，另一面不进行处理，起到埋容材料电极的作用。

根据本发明，所述氧化铝陶瓷层的厚度为5～50μm，例如7μm、10μm、15μm、18μm、22μm、25μm、28μm、35μm、38μm、42μm、46μm或49μm，优选10～30μm，进一步优选15～25μm。氧化铝陶瓷层太薄，起不到提高介电强度的目的；氧化铝陶瓷层会增大埋容材料介质层的厚度，使得电容率降低。

根据本发明，铝箔与氧化铝陶瓷层的厚度差≥10μm。

根据本发明，所述铝箔的厚度为30～150μm，例如35μm、40μm、45μm、55μm、65μm、75μm、85μm、95μm、105μm、115μm、125μm、135μm或145μm，优选50～100μm。铝箔太薄，不利于后续氧化层厚度的增大；铝箔太厚，在埋进PCB内，会增大整个PCB的厚度。

根据本发明，所述树脂组合物薄膜层由包含陶瓷填料或不包含陶瓷填料的树脂组合物组成，优选地，所述树脂组合物薄膜层中包含陶瓷填料。