[发明专利]逐次逼近型模数转换装置

说明书

技术领域

本发明涉及通信领域，特别是涉及一种具有高线性度的逐次逼近型模数转换装置。

背景技术

模数转换器(analog-to-digital converter，ADC)是系统构成中的重要模块。与流水级、Sigma-Delta等类型的模数转换器相比较，逐次逼近型模数转换器(successiveapproximation register analog-digital converter，SAR ADC)具有功耗低、尺寸小等优点，尤其因制造工艺与现代数字CMOS工艺的兼容性好，易于在较低的工艺成本下实现，因此，SAR ADC获得了广泛的范围，例如便携式设备、工业控制和数据信号采集器等。

非线性特性是ADC的重要指标，它包含积分非线性(integral nonlinearity,INL)和微分非线性(differential nonlinearity,DNL)两个部分。所述ADC的非线性分为静态非线性和动态非线性。静态非线性一般是由模拟器件的匹配误差造成的，这类非线性通常和信号幅度及频率无关。动态非线性一般是由开关的电荷注入和寄生因素造成的，这类非线性和信号幅度及频率有关。通常，为了降低ADC的面积和功耗，在电路设计中将采样电路和数模转换器（digital-to-analog converter，DAC）合并在一起，甚至放弃使用放大器驱动以减少功耗。这类结构会引入较严重的电荷注入误差和时钟馈通效应，这两种误差会明显增加ADC的动态非线性。

发明内容

本发明要解决的技术问题是提供一种在仅增加少量装置面积和功耗的前提下，SARADC的动态非线性得到明显改善的逐次逼近型模数转换装置。

为解决上述问题，本发明的逐次逼近型模数转换装置，包括：采样保持电路110，其输入端连接模拟输入信号用于对模拟输入信号进行采样，得到采样电压输出至比较器120正输入端；

比较器120，其负端接数模转换器140输出，其比较采样保持电路110输出的采样电压和数模转换器140输出的比较电压，将比较结果输出至移位寄存器130；

移位寄存器130，其顺序读入并保存比较器120的比较结果，并将保存的比较结果反馈至数模转换器140；

数模转换器140，其接受移位寄存器130反馈的比较结果，根据比较结果将参考电压产生电路160的参考电压差转换成不同等级的比较电压，并将所述比较电压输出到比较器120的负输入端；

时钟产生电路150，其接受采样时钟信号并产生时序控制信号输出至采样保持电路110、数模转换器140和比较器120，控制前述三个模块的转换动作；

参考电压产生电路160，其产生第一参考电压VREFH和第二参考电压VREFL并输出至数模转换器140；

其中，所述数模转换器140包括最高有效位电荷按比例缩放数模转换器1403和最低有效位电压按比例缩放数模转换器1402，其接受参考电压产生电路160产生的第一参考电压VREFH和第二参考电压VREFL，并受逻辑控制电路1404控制；

最低有效位电压按比例缩放数模转换器1402的输出端连接到最高有效位电荷按比例缩放数模转换器1403最低有效位输入端；

最高有效位电荷按比例缩放数模转换器1403的输出端通过复位开关SWR连接至第二参考电压VREFL，通过桥接开关SWB连接放大器1401负输入端；

闭环反馈电容CF和闭环反馈开关SWF并联在放大器1401的负输入端和输出端之间；

放大器1401正输入端连接至第二参考电压VREFL；

逻辑控制电路1404接受位移寄存器130的反馈结果进行逻辑控制。

其中，采样保持电路110包括：开关电容采样电路和采样放大器1101，开关电容采样电路的输出接采样放大器1101的正输入端；

采样放大器1101的负输入端连接于采样放大器1101的输出端，采样放大器1101的输出端连接于比较器120的正输入端；

所述开关电容采样电路包括：采样开关SWS和存储电容CS，采样开关SWS一端接模拟输入信号，另一端接采样放大器1101正输入端；存储电容CS一端接于采样放大器1101正输入端，另一端接地。

其中，比较器120包含前置放大器和锁存器，所述前置放大器的正输入端连接于采样保持电路的输出端，其负输入端连接于数模转换器140的输出端，其输出端连接所述锁存器输入端，所述锁存器输出端接位移寄存器130。