[发明专利]存储器件

说明书

相关申请的交叉引用

本申请要求2012年6月20日提交的申请号为10-2012-0066004的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及一种存储器件，更具体而言，涉及一种用于检测命令和地址的错误的技术。

背景技术

用于检查传输/接收数据的错误的方法之一是奇偶校验检查。奇偶校验检查表示用于进行以下操作的错误检查：将接收的多比特数据中具有值‘1’的数据的数目设定为偶数和奇数中的一个，并且检查接收的多比特数据中具有值‘1’的数据比特是否与所述偶数或所述奇数一致。例如，在偶数奇偶校验检查的情况下，如果接收的多比特数据中具有值‘1’的数据的数目为偶数，则判定出不存在错误，而如果数据的数目为奇数，则判定出存在错误。此外，在奇数奇偶校验检查的情况下，如果接收的多比特数据中具有值‘1’的数据的数目为奇数，则判定出不存在错误，而如果数据的数目为偶数，则判定出存在错误。

在现有的存储器件中，已执行奇偶校验检查以检查数据中是否存在错误。然而，由于命令信号和地址信号的比特数目增加并且命令信号和地址信号的传输速度变快，对执行命令信号和地址信号的奇偶校验检查的要求会增加。因此，已论述了用于针对命令和地址执行奇偶校验检查的各种设计。因此，需要一种用于检查命令和地址的奇偶校验方法，和一种用于在检测出错误时实质地防止执行相应命令的方法。

发明内容

本发明的一个实施例涉及一种存储器件，所述存储器件利用命令和地址来检查命令中的错误存在或不存在，并有效地防止命令的执行，同时在检查出命令中的错误时消耗最小电流量。

根据本发明的一个实施例，一种存储器件包括：奇偶校验电路，所述奇偶校验电路被配置成利用多个命令信号和多个地址信号来检测错误的存在或不存在；命令移位电路，所述命令移位电路被配置成与控制时钟同步地将多个命令信号移位预设的延迟值；时钟控制电路，所述时钟控制电路被配置成当正在命令移位电路中移位的命令信号中不存在有效命令信号时将控制时钟去激活；以及译码器电路，所述译码器电路被配置成将通过命令移位电路移位的多个命令信号译码。

根据本发明的另一个实施例，一种存储器件包括：奇偶校验电路，所述奇偶校验电路被配置成利用多个命令信号和多个地址信号来检测错误的存在或不存在，产生异步错误信息，以及通过将异步错误信息与奇偶校验延迟同步来产生同步错误信息；命令移位电路，所述命令移位电路被配置成与控制时钟同步地将多个命令信号移位与奇偶校验延迟相对应的延迟值，输出移位的命令信号，以及在异步错误信息表示错误产生时将正移位的命令信号初始化；时钟控制电路，所述时钟控制电路被配置成当正在命令移位电路中移位的命令信号中不存在有效命令信号时将控制时钟去激活；译码器电路，所述译码器电路被配置成将通过命令移位电路移位的命令信号译码；命令/地址移位电路，所述命令/地址移位电路被配置成与控制时钟同步地将多个命令信号和多个地址信号移位与奇偶校验延迟相对应的延迟值，输出移位的命令信号；以及错误日志电路，所述错误日志电路被配置成在同步错误信息被激活时将通过命令/地址移位电路移位的命令信号和地址信号储存。

根据本发明，当检查命令中错误的存在或不存在并且检测出命令中的错误时，直接防止命令被传送到译码器电路，使得不执行错误的命令。

此外，在除了将命令实际输入到存储器的时段以外的时段中，控制时钟被去激活，从而使得减小与命令中错误的存在或不存在的检测相关的电路的电流消耗，并防止执行错误命令。

附图说明

图1是根据本发明的一个实施例的存储器件的配置图。

图2是图1中所示的命令移位电路120的配置图。

图3是说明图1中所示的命令/地址移位电路150的配置图。

图4是说明图1中所示的时钟控制电路110的配置图。

图5是说明图1中所示的奇偶校验电路140的配置图。

图6是说明图5中所示的奇偶校验控制单元510的配置图。

图7是说明图5中所示的错误检测单元520的配置图。

图8是说明图5中所示的错误信息输出单元530的配置图。

图9是说明图1中所示的错误日志电路160的配置图。

具体实施方式