[发明专利]自对准双图形工艺

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种自对准双图形工艺。

背景技术

在半导体元件的制造过程中，需要应用多种单独工艺，例如，光刻、沉积、蚀刻、清洗工艺等。目前，随着半导体器件中构成元件的集成密度的增加，这类元件的版图设计规则逐渐缩小并且其容差也变得极其严格，而缩小的设计规则又要求例如在光刻工艺中所使用的图案的间距缩小才能刻蚀形成集成密度更高的半导体元件。设计规则和图案间距的缩小开始挑战常规光刻设备的分辨率精度，事实上，现在使用的设计规则所要求的光刻分辨率精度已经超过了一些常规工艺设备所能够提供的精度。此时，为了生产出集成密度更高的半导体元件就需要通过提升工艺的手段实现。

目前，通常采用自对准双图形工艺来实现上述目的。具体的，请参考图1a至图1d，现有的自对准双图形工艺包括以下步骤：

首先，提供半导体衬底10，在所述半导体衬底10上形成待刻蚀层11；在所述待刻蚀层11上形成密度较低的第一掩膜层图形20，如图1a以及2a所示；

接着，在所述待刻蚀层11的表面以及所述第一掩膜层图形20的侧面和顶面形成第二掩膜层30，如图1b以及2b所示，其中，图2b中的第一掩膜层图形20(图中虚线所示)实际上被所述第二掩膜层30全部包围；

接着，刻蚀去除所述第一掩膜层图形20以及其顶面的第二掩膜层30和所述待刻蚀层11表面的第二掩膜层30形成第二掩膜层图形31，所述第二掩膜层图形31即所述第一掩膜层图形20侧面的第二掩膜层，可知，第二掩膜层图形31的密度相对较高，如图1c以及2c所示；

接下来，以第二掩膜层图形31为掩膜，刻蚀所述待刻蚀层11，形成密度较高的待刻蚀层条12，如图1d；

在形成密度较高的待刻蚀层条12之后，需要刻蚀去除第二掩膜层图形31连接的两端，由于后续需要在所述待刻蚀层条12之间形成填充物，一方面为了避免第二掩膜层图形31连接的两端阻挡填充物填充至所述待刻蚀层条12之间，另一方面为了后续形成的填充物形貌符合工艺要求，因此需要沿着图2c虚线去除第二掩膜层图形31连接的两端，得到如图2d所示的俯视图。

然而，经本申请的发明人长期研究发现，在进行刻蚀去除第二掩膜层图形31连接的两端时，由于半导体衬底10已经暴露出来，如图1d所示，刻蚀会对所述半导体衬底10造成伤害，从而影响整个半导体元件的良率。

发明内容

本发明的目的在于提供一种自对准双图形工艺，能够保护半导体衬底不被刻蚀损伤。

为了实现上述目的，本发明提出一种自对准双图形工艺，包括步骤：

提供半导体衬底；

在所述半导体衬底上形成待刻蚀层和按第一密度分布的第一掩膜层图形；

在所述待刻蚀层的表面以及第一掩膜层图形的顶面和侧面形成第二掩膜层；

刻蚀去除所述第一掩膜层以及其顶面的第二掩膜层和形成在所述待刻蚀层表面的部分第二掩膜层，得到第二掩膜层图形，所述第二掩膜层图形按第二密度分布；

以所述第二掩膜层图形为掩膜，刻蚀所述待刻蚀层，形成待刻蚀层条；

在所述半导体衬底以及第二掩膜层图形的表面形成保护层；

以所述保护层为掩膜，刻蚀去除第二掩膜层图形的两端，使第二掩膜层图形彼此独立；

去除所述保护层。

进一步的，所述第一密度小于第二密度。

进一步的，在刻蚀所述待刻蚀层之后，形成所述保护层之前，在所述待刻蚀层条之间形成侧墙。

进一步的，所述侧墙的材质为氮化硅、氧化硅或氮化硅与氧化硅的组合。

进一步的，在形成保护层之后，刻蚀去除第二掩膜层图形的两端之前，采用回刻蚀去除部分保护层。

进一步的，所述回刻蚀为干法刻蚀或湿法刻蚀。

进一步的，所述保护层为有机物或介电质。

进一步的，所述有机物的材质为底部抗反射层或光阻。

进一步的，所述有机物采用旋涂方式形成。

进一步的，所述介电质的材质为氧化硅、氮化硅或碳化硅。

进一步的，在形成保护层之后，采用回刻蚀之前，使用化学机械研磨工艺对所述保护层进行研磨。

进一步的，所述介电质采用化学气相沉积方式形成。

进一步的，所述半导体衬底中设有浅沟槽隔离。

进一步的，所述第一掩膜层的材质为光阻。

进一步的，所述第二掩膜层的材质为氮化硅。

进一步的，所述待刻蚀层的材质为多晶硅。

进一步的，采用灰化工艺或刻蚀工艺去除所述保护层