[发明专利]带隙基准电路

说明书

技术领域

本发明涉及基于热电压输出基准电压的带隙基准电路。

背景技术

图1是现有的带隙基准电路10的结构图。通过将晶体管Q11、Q12的个数比Q11:Q12设为1:n，将电阻R11、R12的电阻比R11:R12设为1:m来构成，相对于晶体管Q11的电流密度，晶体管Q12的电流密度成为1/(m·n)。结果，得到

VBE1－VBE2=Vt·In(m·n)…（1）

VBE1、VBE2分别是晶体管Q11、Q12的基极发射极间电压，Vt（=k·T/q）是晶体管Q11、Q12的热电压。k（=1.38×10^-23）是波尔兹曼常数，T是绝对温度，q（=1.602×10^-19）是元电荷。例如25℃时的热电压Vt为25.7mV左右。

通过用电阻R10接受VBE1－VBE2，晶体管Q12中流过的电流I12用下式表示：

I12=Vt·In（m·n）/R10…（2）,

晶体管Q11中流过的电流I11用下式表示。

I11=m·I12…（3）

VBE1－VBE2是具有正的温度系数的电压，接受通过VBE1－VBE2和电阻R10生成的电流的电阻R11、R12中产生具有正的温度特性的电压。二极管的正向电压（二极管连接的晶体管Q11、Q12的基极发射极间的PN结的正向电压）的温度特性为负，电阻R11、R12中产生的电压的温度特性为正，因此若选择彼此的温度系数的绝对值一致的R11、R12，则从运算放大器11输出温度依存性小的带隙基准电压VBG。

但是，当由于制造偏差而使电阻的电阻值或晶体管的饱和电流波动时，带隙基准电压VBG的温度依存性有时增大。为了应对这种情况，在专利文献1中，通过用激光照射来切断熔丝元件来使流过电阻的电流的电流值变化，由此实现了带隙基准电压VBG的温度依存性的最小化。

专利文献1：日本特开平11-121694号公报

发明内容

但是，仅通过切断熔丝元件仅能够减小连接了该熔丝元件的电阻中流过的电流。因此无法容易微调带隙基准电压的大小。

因此，本发明的目的在于提供一种能够容易地对带隙基准电压的大小进行微调的带隙基准电路。

为了达成上述目的，本发明提供一种带隙基准电路，其具备：基于由于第一半导体元件的PN结的正向电压和第二半导体元件的PN结的正向电压的电压差而生成的基准电流，输出基准电压的输出电路；以及对所述基准电流加减修正电流的加减运算电路。

根据本发明，可以容易地对带隙基准电压的大小进行微调整。

附图说明

图1是现有的带隙基准电路的结构图。

图2是一实施方式的带隙基准电路的结构图。

图3是一实施方式的带隙基准电路的结构图。

图4是运算放大器的结构图。

图5是基准电压生成电路的结构图。

图6是修正电流加减运算电路的结构图。

图7是启动电路的结构图。

符号的说明

10、20、30带隙基准电路

21、31运算放大器

22修正电流加减运算电路（修正电路）

23、33基准电压生成电路

24存储器

25控制电路

26电流供给电路

27电流吸入电路

32负载电路

34启动电路

35电流源

Q*双极性晶体管

M*MOSFET

S*开关

*为数字

具体实施方式

以下，按照附图来说明本发明的实施方式。此外，在各图中对栅极附加了圆标记的晶体管表示P沟道MOSFET，对栅极未附加圆标记的晶体管表示N沟道MOSFET。

图2是本发明的第一实施方式的带隙基准电路20的结构图。带隙基准电路20利用第一半导体元件的PN结的正向电压和第二半导体元件的PN结的正向电压的电压差具有的正的温度特性和通过该电压差而产生的基准电流流过的PN结的正向电压具有的负的温度特性。带隙基准电路20利用这些正和负的温度特性，作为不依存于温度的基准电压生成带隙基准电压VBG。

带隙基准电路20具有基准电压生成电路23和修正电流加减运算电路22（以下称为“修正电路22”）。也可以将修正改称为微调。