[发明专利]带隙基准电路

权利要求书

1.一种带隙基准电路，其特征在于，

具备：

基于由于第一半导体元件的PN结的正向电压和第二半导体元件的PN结的正向电压的电压差而生成的基准电流，输出基准电压的输出电路；以及

对所述基准电流加减修正电流的加减运算电路。

2.根据权利要求1所述的带隙基准电路，其特征在于，

通过所述第一半导体元件以及所述第二半导体元件构成了差动对。

3.根据权利要求2所述的带隙基准电路，其特征在于，

所述输出电路具有被所述差动对包夹的第一电阻。

4.根据权利要求3所述的带隙基准电路，其特征在于，

所述输出电路具有：

流过对所述基准电流加减所述修正电流得到的修正基准电流的第二电阻；和

流过该修正基准电流的PN结部。

5.根据权利要求1所述的带隙基准电路，其特征在于，

所述输出电路具有：

被施加所述电压差的第一电阻；

流过对所述基准电流加减所述修正电流得到的修正基准电流的第二电阻；以及

流过所述基准电流的PN结部。

6.根据权利要求4或5所述的带隙基准电路，其特征在于，

将所述第一电阻、所述第二电阻和所述PN结部串联连接。

7.根据权利要求1至6的任意一项所述的带隙基准电路，其特征在于，

所述加减运算电路基于为了生成所述基准电压而供给的偏置电流，生成所述修正电流。

8.根据权利要求1至7的任意一项所述的带隙基准电路，其特征在于，

所述加减运算电路根据所述修正电流的调整数据增减所述修正电流。

9.根据权利要求8所述的带隙基准电路，其特征在于，

所述加减运算电路具有存储所述调整数据的存储器。

10.根据权利要求1至9的任意一项所述的带隙基准电路，其特征在于，

所述加减运算电路以二进制进行加权来增减所述修正电流。

11.根据权利要求1至10的任意一项所述的带隙基准电路，其特征在于，

所述加减运算电路具备：

生成对所述基准电流相加的第一修正电流的第一生成电路；以及

生成对所述基准电流相减的第二修正电流的第二生成电路。

12.根据权利要求11所述的带隙基准电路，其特征在于，

所述第一生成电路和所述第二生成电路中，一方是电流供给电路，另一方是电流吸入电路。