[发明专利]基于内存芯片互连的内存访问处理方法、内存芯片及系统

说明书

技术领域

本发明涉及电子设备领域，尤其涉及一种基于内存芯片互连的内存访问处理方法、内存芯片及系统。

背景技术

随着处理器工艺的快速发展，现有内存系统不足以匹配经过快速发展的处理器系统，造成内存工艺的瓶颈现象日益突出。其中，内存工艺发展的瓶颈现象主要体现在两个方面：内存带宽的有效利用率低和内存系统功耗大。

现有技术中，为了降低内存系统功耗，改变了内存芯片的组织方式，从而改进内存访问请求的处理方式，具体的：由一个内存芯片中的一个子芯片(Subarry)处理一个内存访问请求，而不是将一个内存访问请求均分到所有的内存芯片上或均分到一个内存芯片的全部Subarry上，从而在处理内存访问请求时，只激活与内存访问请求相关的内存芯片，其他没有被激活的Subarry处于低功耗模式。

在实现上述内存访问处理的过程中，由于一个内存芯片中的一个Suba rry处理一个内存访问请求时传输数据需要更多的时间，而内存控制器在接收到内存芯片返回的应答信息后，才能再次向该内存芯片发送下一个内存访问请求，导致内存访问请求的处理时延较高。

发明内容

本发明的实施例提供的基于内存芯片互连的内存访问处理方法、内存芯片及系统，可以减少内存访问请求的处理时延，提高系统带宽的利用率。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例的第一方面，提供一种基于内存芯片互连的内存访问处理方法，包括：

第一内存芯片接收内存访问请求；

当所述第一内存芯片不是所述内存访问请求对应的目标内存芯片时，根据预先配置的路由规则通过芯片互连接口将所述内存访问请求发送给所述内存访问请求对应的目标内存芯片；

其中，所述第一内存芯片上设置有至少一个所述芯片互连接口，每个所述芯片互连接口连接至一个第二内存芯片。

结合第一方面，在一种可能的实现方式中，所述第一内存芯片接收内存访问请求，包括：

通过高速总线接口接收内存控制器发送的所述内存访问请求；

或者，通过芯片互连接口接收所述第二内存芯片发送的所述内存访问请求。

结合第一方面和上述可能的实现方式，在另一种可能的实现方式中，在第一内存芯片接收内存访问请求之后，所述方法还包括：

若所述第一内存芯片是所述内存访问请求对应的目标内存芯片，则执行所述内存访问请求对应的内存访问操作。

结合第一方面和上述可能的实现方式，在另一种可能的实现方式中，在所述执行所述内存访问请求对应的内存访问操作之前，所述方法还包括：

在所述第一内存芯片处于忙碌状态时，缓存接收自所述第二内存芯片的内存访问请求；

在所述第一内存芯片脱离所述忙碌状态时，读取缓存的所述内存访问请求。

结合第一方面和上述可能的实现方式，在另一种可能的实现方式中，所述内存访问请求中包含：数据交互指令，和/或内存业务数据；

若所述内存访问请求中包含所述第一内存芯片与所述目标内存芯片之间的数据交互指令，则所述执行所述内存访问请求对应的内存访问操作，包括：

根据所述路由规则通过所述芯片互连接口将所述数据交互指令指示的内存业务数据发送给所述数据交互指令指示的目标内存芯片。

结合第一方面和上述可能的实现方式，在另一种可能的实现方式中，所述内存控制器发送的所述内存访问请求包括：所述内存控制器接收到的一级内存访问请求；和/或，根据所述一级内存访问请求分割得到的至少两个二级内存访问请求中的一个。

本发明实施例的第二方面，还提供一种内存芯片，包括：

接收单元，用于接收内存访问请求；

发送单元，用于当所述内存芯片不是所述内存访问请求对应的目标内存芯片时，根据预先配置的路由规则通过芯片互连接口将所述内存访问请求发送给所述内存访问请求对应的目标内存芯片；

其中，所述内存芯片上设置有至少一个所述芯片互连接口，每个所述芯片互连接口连接至一个其他内存芯片。

结合第二方面，在一种可能的实现方式中，所述接收单元，还用于通过高速总线接口接收内存控制器发送的所述内存访问请求；或者，通过芯片互连接口接收其他内存芯片发送的所述内存访问请求。

结合第二方面和上述可能的实现方式，在另一种可能的实现方式中，所述内存芯片，还包括：

处理单元，用于在所述接收单元接收内存访问请求之后，当所述内存芯片是所述内存访问请求对应的目标内存芯片时，执行所述内存访问请求对应的内存访问操作。