[发明专利]NOR快闪存储器的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及NOR快闪存储器的形成方法。

背景技术

快闪存储器（Flash）已经成为非挥发性存储器的主流。根据结构不同，快闪存储器可分为或非快闪存储器（NOR Flash）和与非快闪存储器（NANDFlash）两种。其中，或非快闪存储器因为读取速度快，被广泛应用于手机或主板等需要记录系统编码的领域。

在NOR快闪存储器的形成过程中，采用了自对准共源极（Self-Align Source，简称为SAS）结构。如图1所示，为一待形成NOR快闪存储器中自对准共源极的衬底的俯视图，所述衬底中形成有若干条间隔排列的隔离结构300，所述隔离结构300用于对存储单元20进行隔离，其中，每个存储单元20包括相邻的两个栅极结构10、位于两个栅极结构10之间衬底内的源极204以及分别位于两个栅极结构10另一侧衬底内的漏极202。

图2和图3分别为图1沿AA方向和BB方向的剖面结构示意图。如图2所示，所述衬底100中形成有若干隔离结构300，所述隔离结构300用于隔离衬底100中的存储单元，即所述衬底100表面交替形成有隔离结构300和存储单元。如图3所示，所述衬底100上形成有若干栅极结构10，所述栅极结构10由下至上依次包括氧化层101、第一多晶层103、介电层105和第二多晶层107，所述栅极结构10的侧壁还覆盖有侧墙109，相邻两个栅极结构10之间衬底100内形成有源极204，两个栅极结构10另一侧衬底100内形成有漏极202；相邻两个栅极结构10、位于所述相邻两个栅极结构10侧壁上的侧墙109、相邻两个栅极结构10之间衬底100内的源极204以及相邻两个栅极结构10另一侧衬底100内的漏极202构成一个存储单元20。

现有工艺在图1所示衬底中形成自对准共源极时，包括如下步骤：形成覆盖衬底100、衬底100上栅极结构10以及侧墙109的光刻胶层，并对所述光刻胶层进行曝光、显影工艺，在所述光刻胶层中形成暴露出源极204之间的隔离结构300；以所述光刻胶层为掩模，沿开口刻蚀所述源极204之间的隔离结构300，至暴露出衬底100，形成若干凹槽；去除所述光刻胶层；对所述凹槽的底部和侧壁进行离子注入，所述离子注入的方向与衬底100上表面垂直。上述工艺通过对源极204之间的凹槽进行离子注入，使各个源极204连通，形成自对准共源极。

更过NOR快闪存储器的形成方法请参考公开号为CN102024762A的中国专利申请。

为了提高所形成NOR快闪存储器的擦除性能，需保证NOR快闪存储器中自对准共源极的阻值低于特定阈值。然而，随着NOR快闪存储器特征尺寸的不断变小，NOR快闪存储器中自对准共源极的特征尺寸也相应减小，在通过现有工艺形成自对准共源极过程中，当离子束以垂直于衬底上表面注入所述凹槽的底部和侧壁时，会导致自对准共源极的电阻突然增加，在减小所形成NOR快闪存储器尺寸的同时无法保持其原有的擦除性能。

发明内容

本发明解决的问题是提供一种NOR快闪存储器的形成方法，在减小所形成NOR快闪存储器尺寸的同时保障其原有的擦除性能。

为解决上述问题，本发明提供了一种NOR快闪存储器的形成方法，包括：

提供衬底，所述衬底上形成有若干存储单元，所述存储单元之间通过隔离结构进行隔离，其中，每个存储单元包括相邻的两个栅极结构、位于两个栅极结构之间衬底内的源极以及分别位于两个栅极结构另一侧衬底内的漏极；

去除各存储单元源极之间的隔离结构，形成若干凹槽；

对所述凹槽的底部和侧壁进行第一离子注入，所述第一离子注入的方向与衬底上表面垂直；

对所述凹槽的侧壁进行第二离子注入，所述第二离子注入的方向与衬底上表面的法线呈预定夹角。

可选的，所述预定夹角为5°～35°。

可选的，所述第二离子注入分2步完成，包括：沿与衬底上表面的法线呈预定夹角方向对源极一侧的凹槽侧壁进行第二离子注入；将所述衬底沿水平方向旋转180°，并沿与衬底上表面的法线呈预定夹角方向对源极另一侧的凹槽侧壁进行第二离子注入。

可选的，在形成若干凹槽之后，还包括：对所述凹槽的底部和侧壁进行第三离子注入。

与现有技术相比，本发明技术方案具有以下优点：