[发明专利]使用再造晶片的堆叠封装

说明书

技术领域

本公开涉及使用再造晶片的堆叠封装。

背景技术

用于包括例如至少一个集成电路（IC）的芯片的封装不断地倾向于减少封装件的尺寸而增加封装件的密度。例如，包括这些封装件的、诸如手机、耳机、便携摄像机、照相机和个人电脑的电子装置不断地变得更小。同时，这些电子装置愈加要求更高级的机能。然而，将更高级的机能并入这些电子装置中倾向于增加封装件的尺寸并减少封装件的密度。例如，并入更高级的机能一般要求额外的电路系统和/或芯片。额外的电路系统和/或芯片会令封装变得复杂。作为一个示例，除了其他考虑，额外的电路系统和/或芯片会要求额外的输出/输入（I/O）垫片的容纳空间。

可具体关注在诸如便携式装置的电子装置中的封装的复杂化，其中对封装件的组件空间和布局选择被限制。例如，手机可能有形状因素，该因素将组件空间约束在特定的尺寸中。一种应付有限组件空间和布局选择的方法是堆叠封装的芯片以减少其接合的覆盖区。例如，封装好的芯片中的每一个可被安置在各封装件内。之后，利用封装级处理，各封装件可被彼此堆叠并互相连接。

发明内容

大致如结合图中的至少一个所述和/或所描述，并如在权利要求中更全面地描述，本公开涉及利用再造晶片的堆叠封装。

（1）一种叠层封装件，包括：来自顶部再造晶片的顶部芯片，所述顶部再造晶片位于来自底部再造晶片的底部芯片之上；所述顶部芯片和所述底部芯片被隔离布置彼此隔离；所述顶部芯片和所述底部芯片通过所述隔离布置互连。

（2）根据（1）所述的叠层封装件，其中，所述顶部芯片和所述底部芯片通过导电通孔互连。

（3）根据（2）所述的叠层封装件，其中，所述导电通孔在所述隔离布置中延伸。

（4）根据（1）所述的叠层封装件，其中，所述顶部芯片具有顶部再分配层，并且所述底部芯片具有连接至所述顶部再分配层的底部再分配层。

（5）根据（1）所述的方法，其中，所述隔离布置包括与所述顶部芯片侧接的顶部模制化合物和与所述底部芯片侧接的底部模制化合物。

（6）根据（5）所述的方法，其中，所述顶部模制化合物位于所述底部模制化合物之上。

（7）根据（1）所述的方法，其中，所述隔离布置包括与所述顶部芯片侧接的顶部模制化合物，所述顶部芯片和所述底部芯片至少通过所述顶部模制化合物互连。

（8）一种用于制造叠层封装件的方法，所述方法包括：在具有底部芯片的底部再造晶片之上堆叠具有顶部芯片的顶部再造晶片，以形成再造晶片叠层；通过隔离布置互连所述顶部再造晶片的所述顶部芯片和所述底部再造晶片的所述底部芯片；分割所述再造晶片叠层，以形成所述叠层封装件。

（9）根据（8）所述的方法，其中，所述互连包括形成穿过所述隔离布置的导电通孔。

（10）根据（8）所述的方法，其中，所述隔离布置包括与所述顶部再造晶片的所述顶部芯片侧接的顶部模制化合物和与所述底部再造晶片的所述底部芯片侧接的底部模制化合物。

（11）根据（10）所述的方法，其中，所述顶部模制化合物位于所述底部模制化合物之上。

（12）根据（8）所述的方法，进一步包括：在所述分割之前形成用于连接至所述顶部再造晶片的所述顶部芯片和所述底部再造晶片的所述底部芯片的封装件端子。

（13）根据（8）所述的方法，其中，所述堆叠包括利用钝化层将所述顶部再造晶片附着至所述底部再造晶片。

（14）一种用于制造叠层封装件的方法，所述方法包括：在具有底部芯片的底部再造晶片之上堆叠具有顶部芯片的顶部再造晶片，以形成再造晶片叠层，所述顶部芯片具有顶部再分配层，所述底部芯片具有底部再分配层；通过连接所述顶部再分配层至所述底部再分配层，互连所述顶部再造晶片的所述顶部芯片和所述底部再造晶片的所述底部芯片；分割所述再造晶片叠层，以形成所述叠层封装件。

（15）根据（14）所述的方法，其中，所述互连包括形成穿过所述顶部再分配层的导电通孔。

（16）根据（14）所述的方法，其中，所述互连包括形成穿过所述底部再分配层的导电通孔。

（17）根据（14）所述的方法，其中，所述互连穿过隔离布置。

（18）根据（14）所述的方法，进一步包括：在所述分割之前形成用于连接至所述顶部芯片和所述底部芯片的封装件端子。

（19）根据（14）所述的方法，其中，所述堆叠包括利用钝化层将所述顶部再造晶片附着至所述底部再造晶片。