[发明专利]非晶硅膜的成膜方法及成膜装置

说明书

技术领域

本发明涉及一种非晶硅膜的成膜方法及成膜装置。

背景技术

非晶硅膜用于半导体集成电路装置的接触孔、线的嵌入等。例如在专利文献1、2中记载有非晶硅的成膜方法。特别是在专利文献2中记载有一种将乙硅烷在400℃～500℃下分解而获得表面平滑的导电体层的方法。

近年来，伴随着半导体集成电路装置的高集成化，正在进行接触孔、线的微细化。

专利文献1：日本特开昭63－29954号公报

专利文献2：日本特开平1－217956号公报

为了嵌入进行了微细化的接触孔、线，非晶硅膜的进一步薄膜化成为必需技术。

乙硅烷是一种有利于薄膜化的成膜材料，另一方面，在使用乙硅烷形成的非晶硅膜中难以获得良好的台阶覆盖率。而与乙硅烷相比，硅烷易于获得良好的台阶覆盖率，但是孵育时间较长，是一种不利于薄膜化的成膜材料。

另外，在进行薄膜化的同时形成具有更平滑的表面的非晶硅膜也是重要的。这是因为，若利用在表面具有凹凸的非晶硅膜来嵌入接触孔、线，则会产生有空隙。

发明内容

本发明提供一种具有更平滑的表面、并且能够实现进一步薄膜化的非晶硅膜的成膜方法及成膜装置。

本发明的第1技术方案的非晶硅膜的成膜方法是用于在基底上形成包括非晶硅膜的膜的非晶硅膜的成膜方法，其中，该非晶硅膜的成膜方法包括以下工序：（1）加热上述基底，向上述加热了的基底供给氨基硅烷类气体，在上述基底表面上形成晶种层；（2）加热上述基底，向上述加热了的基底表面的晶种层供给不含氨基的硅烷类气体，在上述晶种层上将非晶硅膜形成为层成长的厚度；（3）对形成为上述层成长的厚度的上述非晶硅膜进行蚀刻，减小该非晶硅膜的膜厚。该蚀刻优选为各向同性蚀刻。

本发明的第2技术方案的成膜装置是用于在基底上形成非晶硅膜的成膜装置，其中，该成膜装置具有：处理室，其用于收容被处理体，该被处理体具有供上述非晶硅膜形成的基底；处理气体供给机构，其用于向上述处理室内供给处理所使用的气体；加热装置，其用于对收容在上述处理室内的上述被处理体进行加热；排气机构，其用于对上述处理室内进行排气；控制器，其用于控制上述处理气体供给机构、上述加热装置及上述排气机构，上述控制器控制上述成膜装置，以便依次实施第1技术方案的（1）工序、（2）工序及（3）工序。

将在下面的说明中阐述本发明的其它目的和优点，其部分地从下面的说明中显现或者可以通过实施本发明而了解。

本发明的目的和优点可以借助于在下文中特别指示的手段和组合实现及获得。

附图说明

被并入本说明书中并且构成本说明书的一部分的附图图示出本发明的实施方式，并且与上述概略说明及下面给出的对实施方式的详细说明一起，用于解释本发明的原理。

图1是表示本发明的第1实施方式的非晶硅膜的成膜方法的顺序的一个例子的流程图。

图2A～图2E是概略表示图1的方法的顺序中的样品的状态的剖视图。

图3是表示沉积时间与非晶硅膜的膜厚之间的关系的图。

图4是对图3中的虚线框A内进行了放大的放大图。

图5是表示非晶硅膜的膜厚与非晶硅膜表面的平均线粗糙度Ra之间的关系的图。

图6A及图6B是表示非晶硅膜的表面及截面的二次电子像的附图代用照片。

图7A及图7B是表示非晶硅膜的表面及截面的二次电子像的附图代用照片。

图8是表示本发明的第2实施方式的非晶硅膜的成膜方法的顺序的一个例子的流程图。

图9A～图9F是概略表示图8的方法的顺序中的样品的状态的剖视图。

图10A及图10B是表示非晶硅膜的表面及截面的二次电子像的附图代用照片。

图11是概略表示能够实施第1实施方式的非晶硅膜的成膜方法、第2实施方式的非晶硅膜的成膜方法的成膜装置的一个例子的剖视图。

具体实施方式

现在，将参照附图说明基于上面给出的发现而实现的本发明的实施方式。在下面的说明中，用相同的附图标记指示具有实质相同的功能和结构的构成元件，并且仅在必需时才进行重复说明。

本申请的发明人们推测非晶硅膜的表面粗糙度是不是与非晶硅膜的孵育时间有关。假设为：孵育时间越长，核的尺寸越易于出现偏差，从而对在产生核之后开始沉积的非晶硅膜的表面粗糙度的精度带来影响。

但是，并未公知有缩短非晶硅膜的孵育时间的技术。