[发明专利]产生集成电路模型的方法

说明书

技术领域

本发明揭示一种产生集成电路模型的方法，尤指一种通过追踪电路连接布局中各节点的电流路径来产生集成电路模型的方法。

背景技术

一般对集成电路进行的测试或模拟中，包含确定集成电路中界面端口(Interface Pin)的电源域(Power Domain)、该电源域的隔离信息(Isolation Information)、以及该电源域的正确操作电压。

然而，在这些对集成电路的测试或模拟中，上述电源域以及操作电压等信息常需要以人工方式设定，亦即需要根据设计其测试或模拟方式的工程师所知的数据来判断并输入该些信息。这么做的缺点包含：(1)部分由界面端口至其对应的电源节点与接地节点的路径可能会误漏；(2)测试或模拟每一个界面端口的时间太长；(3)在建立界面端口清单时，可能会漏失部分界面端口。

而在这些对集成电路的测试或模拟中，上述隔离信息也同样需要以人工方式来设定，而人工方式设定隔离信息所带来的缺点包含：(1)测试或模拟每一个界面端口的时间太长；(2)极易在所建立的集成电路电压模型中漏失部分被隔离元件的信息，导致测试或模拟结果产生错误。除此以外，在根据人工设定的隔离信息来实际对集成电路进行隔离测试或模拟时，也会导致准备模拟电路的过程耗时，甚至可能需要至少二次以上的模拟才能够确保模拟中应该要被关闭电源的部份元件可在正确的时间内被关闭电源，故根据人工设定的隔离信息来实际对集成电路进行隔离测试或模拟将难以避免耗时这个缺点。

发明内容

本发明的目的在于解决现有技术中测试或模拟集成电路时所导致发生的信息不正确或是过于耗时的问题，本发明揭示了一种产生集成电路模型的方法。该方法包含根据一电路连接布局与一隔离单元拓朴(Isolation Cell Topology)产生一电路隔离节点文件；根据该电路连接布局与一端口电压规格文件，产生一界面节点电压布局；及根据该电路隔离节点文件与该界面节点电压布局，产生一集成电路电压模型。

附图说明

图1为根据本发明的一实施例所揭示的产生集成电路模型的方块图;

图2为在产生界面节点电压布局的过程中为电路连接布局中的一节点决定其对应的一电源节点与一接地节点的示意图;

图3为在电路连接布局中追踪一输入节点的电流路径以决定其对应的电源节点与接地节点的示意图;

图4为在电路连接布局中追踪一输出节点的电流路径以决定其对应的电源节点与接地节点的示意图;

图5为在电路连接布局中追踪一节点的电流路径以决定其对应的电源节点与接地节点的过程中以低压降线性稳压器当做该节点的电源节点的示意图;

图6为图5将低压降线性稳压器当做原节点的电源节点后，重新以低压降线性稳压器的输入端当作新节点来追踪其电流路径的示意图;

图7为本发明在追踪节点的电流路径时判定该电流路径经过的一测试元件是否为隔离元件的示意图。

其中，附图标记说明如下：

102            隔离单元拓朴；

104            电路连接布局；

106            端口电压规格文件；

110            指令集程序；

130            电路隔离节点文件；

140            界面节点电压布局；

150            节点群集的模拟电压；

160            电源关闭节点文件；

170            集成电路电压测试模型；

180               集成电路功能方块测试模型；

500               电路方块；

510               低压降线性稳压器；

520               测试元件；

P、TP、NSP、Intp  节点；

VDD、DVDD、AV     电源节点；

DG、AG            接地节点；

IP                输入节点；

OP                输出节点；

Isoc              隔离点；

D1、D2、D4、D5    P型金氧半晶体管；

D3、D6            N型金氧半晶体管。

具体实施方式