[发明专利]印刷电路板以及印刷电路板组合结构

说明书

技术领域

本发明有关于印刷电路板(printed circuit board,PCB)，更具体地，本发明有关于PCB以及PCB组合结构(printed circuit board assembly,PCBA)

背景技术

如今业界有多种的导线架式(leadframe-based)表面贴装(mount)元件，诸如四方扁平无引脚(quad flat no-lead,QFN)封装体、先进四边扁平无引脚式(advanced QFN,aQFN)封装体、薄型四边引脚扁平式封装体(low-profile quad flat package,LQFP)等。封装体可透过焊锡接附(attach to)在PCB上。将各封装体(即封装式集成电路)接附在PCB上即可制作出PCBA，PCBA可作为计算机、便携设备(如手机、平板计算机、笔记本电脑等)中的主板(motherboard)。

为了将封装体焊在PCB上，PCB表面的适当区域上会涂上锡膏(solder paste)。这锡膏可以模版印刷(stencil printing)方式涂布在PCB表面。在锡膏涂布后，封装体会被安装在PCB上，而整个PCBA可被放入炉中加热。此加热动作会导致锡膏融化使其吸润(wetting and wicking)。PCB上亦可加上焊锡屏蔽(solder mask)以在加热期间控制锡膏。该焊锡屏蔽会在PCB的外层上定义出开口并露出铜电路模式(pattern)，如PCB的输入/出(input/output,I/O)接垫、接地接垫(ground pad)、电源接垫(power pad)、及/或导热接垫(thermal pad)等。上述焊锡屏蔽会位于PCB上，而锡膏则会涂覆在PCB上那些封装体要接附且未为该焊锡屏蔽所保护的区域上。

图1为传统的PCB110一部分的焊垫(footprint)100的示意图，其可供封装体(如QFN式封装体)接附于其上。在本例中，PCB110包括一个单块式(monolithic)的接垫210以及以阵列方式排列的多个I/O接垫220、222，其中，接垫210位于中央区域101(以虚线表示)中，I/O接垫220、222设置在该中央区域101的外围区域102。该接垫210的表面积等于或略大于封装体的接地接垫(图未示)面积。一般而言，接垫210的外型应与接地接垫大致相同。导通孔212设计在中央区域101中，其可在接垫210、PCB110的至少一个内层以及该PCB110的背面之间导热或传递信号。位于封装体底面上的接地接垫可焊接在接垫210上以提供热传导与机械连结，也可提供电性连结。可以表面贴装技术(surface mount technology,SMT)来进行上述封装体接附在PCB上的步骤。

封装体的焊接质量对所制作出的封装体组合非常重要。为评估焊接的质量，业界一般采用目测或是自动化光学检测机台。然而，目前传统上用来将导线架式封装体，如QFN、aQFN、LQFP等等，接附到PCB的SMT所能得到的产率(yield)差强人意。目测检视时常常会在接垫210附近的内部焊接区域（例如I/O接垫222）发现如空焊(empty solder)、虚焊(cold solder joint)等缺陷。这类缺陷(空焊与虚焊等)是因为接垫210的尺寸较大因而散热较快所造成。由此可知，目前业界需要提供方法来解决将导线架式封装体接附到PCB上时所会产生的焊锡缺陷问题。

发明内容

有鉴于此，本发明提供一种印刷电路板以及印刷电路板组合结构。

本发明提供一种印刷电路板，用于导线架式封装体，其中该印刷电路板具有主表面，且该印刷电路板包括：多个接垫，设置于该印刷电路板的该主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设置于围绕该中央区域的外围区域内。

本发明另提供一种印刷电路板组合结构，包括印刷电路板以及导线架式封装体；其中，该印刷电路板包括多个接垫，设于该印刷电路板的主表面上的中央区域内；以及以阵列方式排列的多个信号接垫，设于环绕该中央区域的外围区域内；以及导线架式封装体设置于该印刷电路板上。

本发明提供的印刷电路板可有效解决将导线架式封装体接附到印刷电路板上时所会产生的焊锡缺陷问题。

附图说明

图1为传统的PCB一部分的焊垫的示意图；

图2为根据本发明一个实施例的PCB一部分的焊垫的示意图；

图3为沿图2中切线I-I’所作的根据本发明实施例的PCBA的截面示意图。

具体实施方式