[发明专利]双AHB总线的视频处理片上系统

说明书

技术领域

本发明涉及一种视频处理片上系统，具体来说，涉及一种提高系统可靠性和数据传输速率的双AHB总线的视频处理片上系统。

背景技术

AHB总线是ARM公司制定的一种工业总线标准，主要用于片上系统中高性能模块之间连接，它包括以下一些特性：单个时钟边沿操作；非三态的实现方式；支持突发传输；支持分段传输；支持多个主控制器；可配置32位～128位总线宽度；支持字节、半字节和字的传输。AHB系统由主模块、从模块和基础结构(Infrastructure)三部分组成，整个AHB总线上的传输都由主模块发出，并由从模块负责回应，基础结构则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器(decoder)、虚拟从模块(dummy Slave)和虚拟主模块(dummy Master)所组成。

随着微电子技术的飞速发展，集成电路专用模块的设计已经逐渐转变为可重用IP核的设计，可重用IP核的设计的一个重要特点就是要遵循规范性，具有标准的连接接口，以使设计IP核能够方便地应用于其它系统上。传统的视频处理SoC系统采用的是单套总线的方式，处理器、DSP、存储接口都直接挂在总线上，由于总线操作的独占性，但一个主设备占有总线进行操作时，其它的主设备只能等待，这种操作方式使得系统的效率低下；在另一种改进的策略中使用双总线系统，并通过总线桥进行相连，在同一条总线内的操作两套总线分别独立，可并行工作，但在跨总线操作的时候，如总线1上的主设备访问总线2上的从设备，那么总线2同样是被独占，不能进行其它的操作，这同样会影响到系统的性能。

发明内容

针对以上的不足，本发明提供了一种提高系统可靠性和数据传输速率的双AHB总线的视频处理片上系统，它采用两套完全独立操作的总线，并在输出端进行数据整合。

本发明的双AHB总线的视频处理片上系统包括两套作为内部高速数据通道的AHB总线，以及两个分别控制两套AHB总线的AHB总线控制器，其中一套AHB总线连接通用的高性能处理单元，另一套AHB总线连接视频高性能单元，视频输出处理模块连接在两套AHB总线之间，视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据。

所述通用的高性能处理单元包括处理器、通用内存控制器、以太网MAC控制器和视频编码解码器。

所述通用的高性能处理单元还包括调试支持单元。

所述通用内存控制器连接外部存储器，外部存储器作为处理器运行的内存，同时也作为OSD图像和视频编解码的显示缓存。

所述外部存储器为Flash和SRAM，Flash作为固态存储，SRAM作为处理器运行的内存。

所述外部存储器为Flash和SDRAM，Flash作为固态存储，SDRAM作为处理器运行的内存。

所述视频高性能单元包括视频输入处理单元和SDRAM控制器，SDRAM控制器连接外部SDRAM，该SDRAM作为视频通道输入和PIP视频的显示缓存。

与通用的高性能处理单元相连的AHB总线上连接有慢速IO设备控制器和访问模块寄存器。

所述IO设备控制器和访问模块寄存器连接APB总线，APB总线通过AHB/APB桥连接至AHB总线。

所述IO设备控制器包括串口控制器、I2C主控制器、通用IO、SPI控制器、定时器和终端控制器。

本发明的有益效果：本发明的双AHB总线的视频处理片上系统包括两套作为内部高速数据通道的AHB总线，其中一套AHB总线连接通用的高性能处理单元，另一套AHB总线连接视频高性能单元，视频输出处理模块连接在两套AHB总线之间，视频输出处理模块采用直接内存存取的方式读取两套AHB总线上的数据，两套AHB总线相互独立，不存在主从总线，也不通过总线桥进行相连，两部分的读取操作互不影响，可以同时进行，提高系统的处理效率；另外，本发明采用标准AMBA接口标准，高性能模块采用AHB总线进行数据传输，慢速设备控制器和寄存器接口采用APB总线进行数据传输，架构具有高度的灵活性。

附图说明

图1为本发明的双AHB总线的视频处理片上系统的系统框架图；

图2为本发明的外部存储器的连接关系示意图；

图3为本发明的存储内容划分示意图；

图4为本发明的OSD功能实现原理图；

图5为本发明的书品输入处理单元实现原理图。

具体实施方式

下面结合附图对本发明进行进一步阐述。