[发明专利]信号处理电路无效
申请号: | 201210083901.2 | 申请日: | 2012-03-27 |
公开(公告)号: | CN103365335A | 公开(公告)日: | 2013-10-23 |
发明(设计)人: | 陈俊生;邹华 | 申请(专利权)人: | 鸿富锦精密工业(武汉)有限公司;鸿海精密工业股份有限公司 |
主分类号: | G06F1/00 | 分类号: | G06F1/00 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 430205 湖北省武汉市东*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 信号 处理 电路 | ||
技术领域
本发明涉及一种信号处理电路。
背景技术
现在的电脑主板设计中,不管Intel还是AMD的应用平台,芯片组经常会有一些信号(如RSMRST#、PWROK、SYSPWROK等)需要特殊的设计要求,即从低电平(LOW)到高电平(High)时,需要上升较缓慢,但从高电平到低电平时,则需要快速下降,不能有任何的拖泥带水。为了满足信号的特殊要求,一般通过包括放大器、稳压二极管、肖特基二极管等元件的处理电路来实现,该处理电路较为复杂且成本较高。
发明内容
鉴于以上内容,有必要提供一种结构较为简单且成本较低的信号处理电路。
一种信号处理电路,包括第一至第三电子开关及第一至第五电阻,一第一电源依次通过所述第一及第二电阻接地,所述第一及第二电阻之间的节点与第一电子开关的控制端相连,所述第一电子开关的第一端通过第三电阻与第一电源相连,所述第一电子开关的第二端接地,所述第一电子开关的第一端还与第二及第三电子开关的控制端相连,所述第二电子开关的第一端通过第四电阻与一第二电源相连,所述第二电子开关的第一端还用于输出一信号,所述第二电子开关的第二端接地,所述第三电子开关的第一端通过第五电阻与第一及第二电阻之间的节点相连,所述第三电子开关的第二端接地。
上述信号处理电路通过第一至第三电子开关来调整第二电子开关的第一端所输出的信号,从而可实现所述信号由低电平上升为高电平的过程较为缓慢而由高电平下降为低电平的过程较为迅速的目的。
附图说明
图1是本发明信号处理电路的较佳实施方式的电路图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面结合附图及较佳实施方式对本发明作进一步详细描述:
请参考图1,本发明信号处理电路的较佳实施方式以输出一PWROK信号为例进行说明,所述信号处理电路设置于主板上。通过所述信号处理电路可实现PWROK信号由低电平上升为高电平的过程较为缓慢而由高电平下降为低电平的过程较为迅速。
所述信号处理电路包括电阻R1-R8、电容C1、二极管D1、三极管Q1-Q3。一待机电压+5VSB依次通过电阻R1及R2接地,所述电阻R1及R2之间的节点依次通过电阻R3及电容C1接地。所述二极管D1的阴极与电阻R1及R2之间的节点相连,阳极与电阻R3及C1之间的节点相连。其中所述电阻R1及R2组成分压电路。
所述三极管Q1的基极与电阻R3及电容C1之间的节点相连,发射极接地,集电极通过电阻R4与待机电压+5VSB相连。所述三极管Q1的集电极还通过电阻R5与三极管Q2的基极相连,所述三极管Q2的发射极接地,集电极通过电阻R6与一双输出电压+3V_DUAL相连。所述三极管Q2的集电极还用于输出所述PWROK信号。
所述三极管Q3的基极通过电阻R7与三极管Q1的集电极相连,所述三极管Q3的发射极接地,集电极通过电阻R8与二极管D1的阴极相连。
下面将对上述信号处理电路的工作原理进行说明:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于鸿富锦精密工业(武汉)有限公司;鸿海精密工业股份有限公司,未经鸿富锦精密工业(武汉)有限公司;鸿海精密工业股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210083901.2/2.html,转载请声明来源钻瓜专利网。