[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。因此，互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。然而，栅极的尺寸变化会影响半导体器件的电学性能，目前，主要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力，提高了载流子(n-沟道晶体管中的电子，p-沟道晶体管中的空穴)迁移率，就能提高驱动电流。因而应力可以极大地提高晶体管的性能。

因为硅、锗具有相同的晶格结构，即“金刚石”结构，在室温下，锗的晶格常数大于硅的晶格常数，所以在PMOS晶体管的源/漏区形成硅锗(SiGe)，可以引入硅和锗硅之间晶格失配形成的压应力，进一步提高压应力，提高PMOS晶体管的性能。相应地，在NMOS晶体管的源/漏区形成硅碳(SiC)可以引入硅和硅碳之间晶格失配形成的拉应力，进一步提高拉应力，提高NMOS晶体管的性能。而由于NMOS晶体管的载流子是电子，电子本身的迁移率相对PMOS晶体管的空穴而言要高，因此现有技术通常只在PMOS晶体管内的源/漏区形成西格玛形的硅锗的应力衬垫层，以提高应力，提高空穴的迁移率。

现有技术中，具有应力衬垫层的PMOS晶体管的形成方法为：

请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有栅极结构。

所述栅极结构包括：形成于半导体衬底100表面的栅介质层110，形成于栅介质层110表面的栅电极层111，栅电极层111表面的硬掩膜层113，以及形成于所述栅介质层110、栅电极层111和硬掩膜层113两侧的侧墙112。

请参考图2，以所述栅极结构为掩膜，采用干法刻蚀在紧邻所述栅极结构两侧的半导体衬底100内形成开口102。

请参考图3，采用湿法刻蚀所述开口102，使所述开口102向栅极结构下方延伸，所述开口变成西格玛(sigma，∑)形。

所述干法刻蚀后的开口102具有顶角，所述顶角确定了湿法刻蚀工艺中，在<111>晶格方向上的刻蚀停止点；由于所述湿法刻蚀具有各向异性的性质，纵向的刻蚀速率比横向的刻蚀速率快，经过湿法刻蚀后，所述刻蚀停止点所在的位置成为斜面，使湿法刻蚀后的开口102能够形成西格玛形。

请参考图4，在所述开口102(请参考图3)内选择性外延沉积填充满以硅锗为材料的应力衬垫层103。

然而，以现有技术形成的具有应力衬垫层的晶体管的源/漏区的应力有限，对于沟道区的载流子迁移率的提高较小，导致所形成的晶体管的性能提高有限。

更多关于具有应力衬垫层的晶体管的形成方法请参考公开号为US2007/0072380A1的美国专利文件。

发明内容

本发明解决的问题是，提高所形成的晶体管沟道区的载流子的迁移率，从而提高所形成的晶体管的性能以及可靠性。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底表面形成有栅极结构；

在紧邻所述栅极结构两侧的半导体衬底内进行离子注入，形成离子注入区，所述离子注入区的部分延伸至栅极结构下方的半导体衬底内；

采用干法刻蚀工艺去除半导体衬底内的所述离子注入区，形成开口；

采用湿法刻蚀工艺刻蚀所述开口，使所述开口向栅极结构下方延伸；

在湿法刻蚀后，在所述开口内形成应力衬垫层。

可选的，所述栅极结构包括：所述半导体衬底表面的栅介质层，栅介质层表面的栅电极层，以及位于半导体衬底表面，紧靠所述栅介质层和栅电极层两侧的侧墙。

可选的，所述离子注入区的深度为400埃～600埃。

可选的，所述离子注入区的边界上具有顶点，且所述顶点为距离所述栅电极层边界的延长线最近的点，所述顶点到半导体衬底表面的距离为150埃～300埃。

可选的，所述离子注入区的边界上具有顶点，且所述顶点为距离所述栅电极层边界的延长线最近的点，所述顶点位于到所述栅电极极边界的延长线距离小于5纳米的区域内。

可选的，所述离子注入的掺杂浓度的范围为10¹⁷～10²⁰原子/立方厘米。