[发明专利]一种DSP调试装置

说明书

技术领域

本发明涉及的是一种DSP调试装置，具体是一种具有AHB接口，利用少量总线资源完成对DSP片上系统进行数据读写的调试装置。

背景技术

通常硬件调试器是对DSP进行调试的主要工具。目前大多数的DSP和其相应的硬件调试器都具有JTAG(Joint Test Action Group)调试接口，即标准测试访问接口与边界扫描结构。但JTAG调试装置有如下的不足：1.JTAG接口采用串行方式传输数据，JTAG链上的设备共享通信带宽，当挂载设备较多时，会导致调试通信速率严重下降。2.JTAG无法对DSP系统进行大批量的数据读写，调试效率低下。3.受JTAG硬件接口的限制，调试的实时性不强。4.JTAG链上的串连的DSP数量有限，JTAG调试装置同时支持的DSP数量有限，调试多DSP并行的系统比较困难。

目前基于IP(Intellectual Property)复用的SoC(System on Chip)设计方法被广泛采用。片上高性能模块(如CPU、DMA和CACHE等)之间采用AMBA2.0AHB(Advanced High performance Bus)高速总线互连，这样的设计增强了系统的通用性及功能模块的可移植性。考虑到片上功能模块具有AHB接口，设计一个同样具有AHB接口并可以在片外对AHB总线上数据进行读写的装置，将方便DSP系统调试。但是如果SoC直接采用AHB接口，所需引脚太多，即便是只考虑AHB时钟、地址总线(32bits)、数据总线(32bits)等等，已经多达六十多个，占用了大量的总线资源。本发明正是基于这样的技术背景，提供了一种更加灵活高效、实时性更好和吞吐量更大的DSP调试装置，同时又尽可能地节省总线资源。

发明内容

本发明针对现有技术存在的上述不足，提供一种基于AMBA2.0AHB总线的DSP调试装置及其实现方法。所述DSP调试装置能够作为一个独立的IP模块挂载到AHB总线，方便地与DSP片上系统进行数据读写调试，同时又降低了总线资源的消耗。所述DSP调试装置比JTAG调试装置具有更好的实时性，JTAG为串行链式调试，所述发明装置增加了数据的并行性，假设JTAG调试装置与所述DSP调试装置都工作在20MHz频率，所述DSP调试装置如果采用4bit数据位宽，其等效串行频率将是JTAG装置的4倍，可以达到更好的实时性。

根据本发明的一个方面，提供一种DSP调试装置，包括具有AHB_COMPACT接口的AHB_COMPACT_MAST模块和AHB_COMPACT_SLAVE模块，进一步地，通过AHB_COMPACT_SLAVE_FSM状态机和AHB_COMPACT_MAST_FSM状态机将DSP片上系统与片下测试系统的读写时序，从AHB协议接口转换到AHB_COMPACT接口，完成所述AHB_COMPACT_MAST模块、以及AHB_COMPACT_SLAVE模块在不同的AHB传输模式下的数据传输，其中：

所述AHB_COMPACT_SLAVE模块，用于连接片上AHB总线的SLAVE接口，将其转换为AHB_COMPACT接口，与片下的测试系统相连，使得片下AHB MASTER模块能够通过此通路与片上AHB SLAVE模块进行数据交互；

所述AHB_COMPACT_MAST模块，用于连接片上AHB总线的MAST接口，将其转换为AHB_COMPACT接口，与片下测试系统相连，使得片上AHB MASTER模块能够与片下AHB SLAVE模块进行数据交互；

所述AHB_COMPACT_SLAVE_FSM状态机对应于所述AHB_COMPACT_SLAVE模块；

所述AHB_COMPACT_MAST_FSM状态机对应于AHB_COMPACT_MAST模块。

优选地，所述AHB_COMPACT_MAST模块通过选择信号SELM作为数据读写开始的标志；写数据和地址共享总线，记位宽为B1；AHB传输控制信号HSIZE[2:0]、HBURST[2:0]及HTRANS[1:0]通过精简的CFGM进行传输，有效地减小总线资源提高了带宽效率；通过R_WM作为数据读或写的标志；读操作的数据位宽为B1；通过检查应答信号RESPM来判断所述AHB_COMPACT_SLAVE模块是否空闲；