[发明专利]为拼接单元加入去耦功能

权利要求书

1.一种电路，包括：

拼接单元，包括：

阱区域；

所述阱区域的第一阱拾取区域；

VDD导电轨；

VSS导电轨；以及

第一MOS电容器，所述电容器包括作为第一电容器极板的第一栅电极线，以及作为第二电容器极板的部分的所述第一阱拾取区域，其中所述第一电容器极板和所述第二电容器极板中的一个连接至所述VDD导电轨，并且所述第一电容器极板和所述第二电容器极板中的另一个连接到所述VSS导电轨。

2.根据权利要求1所述的电路，其中，所述拼接单元不包括任何不作为MOS电容器的晶体管。

3.根据权利要求1所述的电路，其中，所述阱区域是n-阱区域，并且其中，所述第一栅电极线连接至所述VSS导电轨，并且所述第一阱拾取区域连接至所述VDD导电轨，并且其中，所述拼接单元还包括：

p-阱区域；以及

第二MOS电容器，其中，第二栅电极线和p阱区域的第二阱拾取区域作为所述第二MOS电容器的电容器极板，并且其中，所述第二MOS电容器的所述电容器极板连接至所述VDD导电轨和所述VSS导电轨。

4.根据权利要求1所述的电路，其中，所述阱区域是p-阱区域，并且其中，所述第一栅电极线连接至所述VDD导电轨，并且所述第一阱拾取区域连接至所述VSS导电轨。

5.根据权利要求1所述的电路，还包括：第二MOS电容器，所述第二MOS电容器包括作为电容器极板的第二栅电极线和所述阱区域的第二阱拾取区域，其中，所述第一栅电极线和所述第二栅电极线是互连的，并且其中，所述第一阱拾取区域和所述第二阱拾取区域是互连的。

6.根据权利要求1所述的电路，其中，所述第一MOS电容器还包括：所述阱区域的第二阱拾取区域，其中，所述第一阱拾取区域和所述第二阱拾取区域在所述第一栅电极线的相对侧上，并且其中，所述第二阱拾取区域形成所述第二电容器极板的另外的部分。

7.一种电路，包括：

拼接单元，包括：

n-阱区域；

第一栅电极，位于所述n-阱区域上方；以及

所述n-阱区域的第一阱拾取区域，位于所述第一栅电极相对侧上，其中，所述第一栅电极和所述第一阱拾取区域形成第一去耦电容器，其中，所述第一栅电极连接至所述VSS导电轨，并且所述第一阱拾取区域互连且连接至所述VDD导电轨。

8.根据权利要求7所述的电路，其中，所述拼接单元还包括：

p-阱区域；

第二栅电极，位于所述p-阱区域上方；以及

所述p-阱区域的第二阱拾取区域，位于所述第二栅电极相对侧上，其中，所述第二栅电极和所述第二阱拾取区域形成第二去耦电容器，其中，所述第二栅电极连接至VDD导电轨，并且所述第二阱拾取区域互连且连接至VSS导电轨。

9.根据权利要求7所述的电路，其中，所述拼接单元还包括：伪栅电极线，平行于所述第一栅电极，并且其中，存在形成在所述伪栅电极线的第一侧上的阱拾取区域，并且没有阱拾取区域形成在所述伪栅电极线的第二侧上，并且其中，所述第一侧和所述第二侧是相对于所述伪栅电极线的相对侧。

10.一种电路，包括：

拼接单元，包括：

VDD导电轨；

VSS导电轨；

第一去耦电容器，包括：

n-阱区域；

第一栅电极，在所述n-阱区域上方延伸，并且连接至所述VSS导电轨；以及

第一阱拾取区域，位于所述n-阱区域上，并且位于所述第一栅电极相对侧上，其中，所述第一阱拾取区域连接至所述VDD导电轨；以及

第二去耦电容器，包括：

p-阱区域；

第二栅电极，在所述p-阱区域上方延伸，并且连接至所述VDD导电轨；以及

第二阱拾取区域，位于所述p-阱区域上，并且位于所述第二栅电极相对侧上，其中，所述第二阱拾取区域连接至所述VSS导电轨，

并且其中，所述拼接单元还包括：第三栅电极和位于所述第三栅电极的相对侧上的所述n-阱区域的第三阱拾取区域，其中，所述第一栅电极和所述第三栅电极是互连的，并且其中，所述第一阱拾取区域和所述第三阱拾取区域是互连的。