[发明专利]相变存储器及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种相变存储器及其制造方法。

背景技术

相变存储器(Phase Change Memory，PCM)作为一种新兴的非易失性存储技术，在读写速度、读写次数、数据保持时间、单元面积、多值实现等诸多方面相对快闪存储器都具有较大的优越性。

在美国专利US6531373中公开了一种相变存储器。参考图1，示出了所述美国专利中相变存储器一实施例的结构示意图，所述相变存储器位于由X轴、Y轴、Z轴两两正交形成的空间内。具体地，所述相变存储器包括衬底001，所述衬底001表面形成有若干数目的字线105，所述若干数目的字线105沿X轴方向进行排布，字线和与其相邻的字线之间通过绝缘材料进行电隔离。每条字线105均沿Y轴方向进行延伸。

其中沿Z轴方向上，所述每条字线105表面均形成有若干数目的存储单元101，且所述若干数目的存储单元101按阵列排布，每个所述存储单元101包含有串联连接的相变电阻102与选通二极管103。

继续参考图1，位于所述存储单元101表面形成有位线104，所述位线104沿Y轴方向进行排布，且每条位线104沿X轴延伸，将位于不同字线105的存储单元101进行连接，每条位线104分别将位于每条字线105上的一个存储单元101进行连接。

继续参考图1，在X轴和Z轴构成的平面内，所述字线和与其相邻字线，所述存储单元和与其相邻的存储单元之间形成有深沟槽隔离区域106，所述深沟槽隔离区域106内填充有隔离材料(未图示)。所述深沟槽隔离区域106将字线与字线，存储器件和与其不共字线的存储器件进行隔离。所述深沟槽隔离区域106嵌入部分所述衬底001内。

继续参考图1，在Y轴和Z轴构成的平面内，所述位线和与其相邻的位线，所述存储单元和与其相邻的存储单元之间形成有浅沟槽隔离区域107，所述浅沟槽隔离区域107内填充有隔离材料(未图示)。所述浅沟槽隔离区域107将位线与位线，存储器件和与其共字线的存储器件进行隔离。

继续参考图1，aa′方向和bb′方向沿位线104延伸方向，cc′方向为沿字线延伸方向。其中，沿所述bb′方向所得剖视图为沿所述浅沟槽隔离区域107所得剖视图；沿所述aa′方向所得剖视图为沿位线104所得剖视图。

图2所示为图1的等效电路示意图，所述相变存储器的每一存储单元101中均包含有串联连接的相变电阻102与选通二极管103。结合图1和图2，在对所述相变存储器进行写入操作时，对应于某一待选存储单元101的位线104与字线105上形成了较大的电势差，所述电势差使得选通二极管103正向导通，进而在相变电阻102上形成较大的写入电流，所述写入电流使得相变电阻102状态发生变化，数据也得以记录。

现有技术的相变存储器中，在存储单元101的周边区域还设置有与所述选通二极管103相连的电路，用作控制选通二极管103的开关。结合参考图3，示出了现有技术相变存储器另一实施例的侧面示意图，本实施例示出了相变存储器中存储单元区域I与电路区域II交界处的结构。如图3所示，用作存储单元开关的为P型晶体管，包括P型衬底110，位于P型衬底110上的N型阱区111，位于N型阱区111上的栅极结构113，以及位于栅极结构113下方N型阱区111内的P型掺杂区112。所述选通二极管103包括N型掺杂层109、位于N型掺杂层109上的P型掺杂层108。在存储单元区域I与电路区域II交界处，所述晶体管的P型掺杂区112与所述选通二极管103中N型掺杂层109，所述选通二极管103中N型掺杂层109与晶体管的P型衬底110分别形成了寄生二极管，所述寄生二极管会影响相变存储器的性能。

发明内容

本发明解决的技术问题是提供一种可减小寄生二极管的相变存储器及其制造方法。

为了解决上述问题，本发明提供一种相变存储器，包括：衬底，位于衬底上的存储单元阵列和电路单元，所述电路单元位于所述存储单元阵列周围，所述相变存储器还包括位于所述存储单元阵列和所述电路单元之间的、围绕所述存储单元阵列的沟槽隔离结构。

可选地，所述存储单元阵列包括多个平行的浅沟槽隔离区域、多个与所述浅沟槽隔离区域垂直的深沟槽隔离区域，所述深沟槽隔离区域包括：形成于衬底中的沟槽；覆盖于所述沟槽底部表面和侧壁表面上的衬垫层；填充于所述沟槽中的第一填充层；覆盖于所述第一填充层上的阻挡层；填充于所述沟槽中的、位于所述阻挡层上的第二填充层。

可选地，所述沟槽隔离结构为围绕所述存储单元阵列的封闭式结构。