[发明专利]一种消除铜互连结构中铜凸起缺陷的方法无效

申请号：	201210014801.4	申请日：	2012-01-18
公开（公告）号：	CN102543854A	公开（公告）日：	2012-07-04
发明（设计）人：	徐强;张文广;郑春生;陈玉文	申请（专利权）人：	上海华力微电子有限公司
主分类号：	H01L21/768	分类号：	H01L21/768
代理公司：	上海新天专利代理有限公司 31213	代理人：	王敏杰
地址：	201210 上海市浦***	国省代码：	上海;31
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种消除互连结构凸起缺陷方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

技术领域

本发明涉及半导体集成电路及其制造领域，尤其涉及一种消除铜互连结构中铜凸起缺陷的方法。

背景技术

随着集成电路技术的不断进步，其关键尺寸（Critical Dimension，简称CD）不断缩小，单位面积的晶体管数目亦不断增加，为了适应导电部分的尺寸变化，用来隔离导电部分的介电质层也越来越薄，随之也就产生了诸如耦合噪声、功率损耗、RC延迟等问题；为了解决上述问题，人们采用铜做为互连材料取代了传统的铝互连。

然而，铜互连工艺的应用也引入了不少新的问题，其中之一就是铜突起缺陷的形成。由于，铜互连结构通常是采用双大马士革结构，即如图1所示，在基体11上依次制备介质阻挡层12和层间介质层13，在介质阻挡层12和层间介质层13之内嵌入制备铜导线14后，沉积低应力刻蚀阻挡层15覆盖层间介质层13和铜导线14；由于，在制备铜导线14之前会在沟槽内形成阻挡层，而由于在沟槽内铜导线14的四围及底部受到阻挡层的束缚，故当温度上升时铜只能向上或者沿铜导线的方向膨胀，冲破低应力刻蚀阻挡层15产生铜突起16；这种由于铜膨胀而产生突起的现象被称为铜突起缺陷（Cu Hillock）。若铜突起缺陷的尺寸较大，则可能会造成诸如短路之类的缺陷，从而影响产品的良率。

中国专利（申请号200610137340.4）公布了一种互连线的结构及形成方法，其互连线形成方法是通过掺杂锡或铝等金属材料，形成多层掺杂的金属层来制作铜互连结构以减小铜突起缺陷，同时，所述掺杂的金属层通过多个高杂质浓度及多个低杂质浓度的金属层互相间隔而成。但是，该多层金属层制作增加了工艺的复杂度，不利于工艺集成。

因此，需要一种方便可行的改进铜互连制作的工艺方法以减少铜突起缺陷对芯片的影响。

发明内容

本发明公开了一种消除铜互连结构中铜凸起缺陷的方法，其中，包括以下步骤：

步骤S1：在一基体上依次沉积介质阻挡层、层间介质层和介电质抗反射层；

步骤S2：光刻、刻蚀介电质抗反射层和层间介质层至介质阻挡层，去除剩余介电质抗反射层后，形成嵌入层间介质层的沟槽；

步骤S3：电镀铜充满沟槽，并进行化学机械研磨平坦化后形成铜导线；

步骤S4：沉积高应力刻蚀阻挡层覆盖铜导线和剩余层间介质层的上表面。

上述的消除铜互连结构中铜凸起缺陷的方法，其中，所述介质阻挡层和所述高应力刻蚀阻挡层的材质均为氮化硅。

上述的消除铜互连结构中铜凸起缺陷的方法，其中，步骤S4中沉积高应力刻蚀阻挡层的温度为400℃。

上述的消除铜互连结构中铜凸起缺陷的方法，其中，步骤S4中沉积高应力刻蚀阻挡层的压力为2Torr。

上述的消除铜互连结构中铜凸起缺陷的方法，其中，步骤S4中沉积高应力刻蚀阻挡层的晶圆间距为0.325inch。

上述的消除铜互连结构中铜凸起缺陷的方法，其中，步骤S4中沉积高应力刻蚀阻挡层的上部射频功率为90w。