[发明专利]一种可控硅纳米线阵列的制备方法无效
申请号: | 201210008202.1 | 申请日: | 2012-01-12 |
公开(公告)号: | CN103208413A | 公开(公告)日: | 2013-07-17 |
发明(设计)人: | 狄增峰;陈龙;魏星;张苗;王曦 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所 |
主分类号: | H01L21/02 | 分类号: | H01L21/02 |
代理公司: | 上海光华专利事务所 31219 | 代理人: | 李仪萍 |
地址: | 200050 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 可控硅 纳米 阵列 制备 方法 | ||
1.一种可控硅纳米线阵列的制备方法,其特征在于,所述制备方法至少包括以下步骤:
1)提供SOI衬底及与所述SOI衬底的顶硅层具有相同晶向的硅衬底,键合所述顶硅层与硅衬底,其中,所述顶硅层的晶向与所述硅衬底的晶向呈预设夹角,以在键合界面形成具有网格状分布的螺旋位错的位错线;
2)去除所述SOI衬底的背衬底及绝缘层以露出所述顶硅层的背表面,刻蚀所述顶硅层的背表面以在各该位错线影响的垂向对应的区域形成凹槽结构;
3)在所述各该凹槽结构内形成银纳米颗粒,然后采用银催化化学腐蚀法对所述顶硅层及硅衬底进行腐蚀以形成硅纳米线阵列的制备。
2.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述顶硅层的厚度为5nm~100nm。
3.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述预设夹角的角度m为0°<m≤5°。
4.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述位错线为正方形网格状分布的位错线,其中,平行且相邻的两位错线的间距为10nm~200nm。
5.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述步骤2)中采用应力优先刻蚀法对所述顶硅层的背表面进行刻蚀,包括采用HF与CrO3混合溶液进行第一步刻蚀以及采用HF、CH3COOH及HNO3混合溶液进行第二步刻蚀的步骤。
6.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述步骤3)中采用电子束蒸发技术形成所述银纳米颗粒。
7.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述银纳米颗粒的直径为1nm~20nm。
8.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述步骤3)中采用HF与Fe(NO)3混合溶液对所述顶硅层进行银催化化学腐蚀。
9.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述步骤2)中采用背衬底刻蚀技术去除所述SOI的背衬底与绝缘层。
10.根据权利要求1所述的可控硅纳米线阵列的制备方法,其特征在于:所述步骤1)中采用疏水键合法对所述顶硅层与所述硅衬底进行键合。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210008202.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造