[发明专利]存储器存取控制电路、存储器设备和信息处理系统

说明书

技术领域

本公开涉及存储器存取控制电路。更具体地，本公开涉及从存储器预取数据的存储器存取控制电路、包括存储器存取控制电路的预取电路、包括预取电路的存储器设备以及包括存储器设备的信息处理系统。

背景技术

因为处理器将存储器用作指令保存区(hold area)和数据保存区，所以在程序运行期间，处理器需要频繁地存取存储器，该对存储器的频繁存取是存储器所承受的很重的负担。为了减小该负担的大小，即，为了减小处理器存取存储器的频率，在一些配置中在处理器与存储器之间提供预取(prefetch)缓冲器。因此，处理器可以存取预取缓冲器来代替存取存储器。在预取缓冲器中，以行为单位管理存储在预取缓冲器中的数据，每一行都由多个连续字组成。存取存储在预取缓冲器中的字称为高速缓冲命中(hit)，而存取未存储在预取缓冲器中的字称为高速缓冲未命中(mishit)。如果在高速缓冲未命中下在预取缓冲器中没有找到处理器想要的字，则以批操作(batch operation)将包括想要的字的多个字从存储器中预取到预取缓冲器。

也称为预取大小的传送大小是在高速缓冲未命中的情况下以批操作从存储器中预取到预取缓冲器的字的数量。预取大小对处理器的处理运行性能的影响很大，如下所示。假如在处理运行时使用预取到预取缓冲器中的字，如果预取大小增加，则处理器的性能也提高。另一方面，如果在处理运行时不使用预取到预取缓冲器中的字，则不想要地浪费存储器存取带宽(band)。为了使预取大小可变，例如，已经提出了用于在提供的区属性管理表中保存各种预取大小的存储器控制器，在从存储器预取字到预取缓冲器的操作时从该区属性管理表查找预取大小。对于与提出的存储器控制器有关的更多信息，建议读者参考诸如日本专利特开号No.2004-240616的文件。

发明内容

根据上述现有技术，可以给每个逻辑地址块分配预取大小。然而，因为预取缓冲器的使用也取决于程序的结构，所以，一般难以确定最优的预取大小。另外，如果运行类型相互不同的程序，则最优预取大小随程序的不同而改变。因此，有时固定的预取大小是不合适的。

因此，本公开旨在解决上述问题，以动态地改变预取缓冲器的预取大小。

为了解决上述问题，根据本公开的第一实施例，提供一种存储器存取控制电路，包括：

预取大小改变命令检测部分，配置为检测改变从存储器传送到预取缓冲器的数据的预取大小的命令；

传送状态监控部分，配置为监控在存储器与预取缓冲器之间传送数据的状态；以及

预取大小改变部分，配置为当检测到改变预取大小的命令以及没有监控到在存储器与预取缓冲器之间传送数据的状态时，立即改变预取缓冲器中的预取大小，以及当检测到改变预取大小的命令以及监控到在存储器与预取缓冲器之间传送数据的状态时，在完成在存储器与预取缓冲器之间传送数据的状态之后改变预取缓冲器中的预取大小。

另外，为了解决上述问题，根据本公开第一实施例，提供了一种包括存储器存取控制电路的预取电路、包括预取电路的存储器设备以及包括存储器设备的信息处理系统。因此，本公开带来动态地改变预取缓冲器的预取大小的性能。

另外，根据本公开第一实施例，可以提供一种配置，其中：

存储器存取控制电路进一步具有最优预取大小确定块，配置为基于伴随由处理器进行的作为对存储器的读存取的存取的统计信息而确定预取缓冲器中的最优预取大小；以及

预取大小改变部分将预取缓冲器的预取大小改变为最优预取大小。

因此，本公开带来将预取缓冲器的预取大小动态地改变为最优预取大小的性能。

另外，根据本公开第一实施例，可以提供另一种配置，其中存储器存取控制电路进一步具有：

读请求带宽测量部分，配置为测量由处理器进行的作为对存储器的读请求的每个请求的读请求带宽；

平均延迟计算部分，配置为对于预取缓冲器的预取大小设置为第一预取大小值的情况以及对于预取缓冲器的预取大小设置为第二预取大小值的情况，基于统计信息计算处理器与存储器之间所需要的平均延迟；

迟延生成频率计算部分，配置为对于预取缓冲器的预取大小设置为第一预取大小值的情况以及对于预取缓冲器的预取大小设置为第二预取大小值的情况，基于读请求带宽以及平均延迟而计算迟延生成频率；

运行性能评估部分，配置为对于预取缓冲器的预取大小设置为第一预取大小值的情况以及对于预取缓冲器的预取大小设置为第二预取大小值的情况，评估处理器的运行性能；以及