[发明专利]一种纠正固定错误的数据校验与纠错方法

说明书

技术领域

本发明涉及存储器领域，更具体的，涉及相变随机存取存储器中错误校验与纠错编码方法，尤其是固定错误的校验与纠错方法。

背景技术

相变随机存取存储器(Phase Change Random Access Memory，PCRAM)是一种新型的随机存储技术，也是作为下一代存储器的最有力竞争者。其通过存储介质材料在晶态和非晶态之间的导电性差异来存储数据比特“0”和“1”。

PCRAM介质在生产过程中会产生坏位(bit)，为确保PCRAM存储数据的可靠性，一般需要在应用系统或芯片中检测出坏位的位置与类型，然后把坏位的数据纠正过来，这称为数据校验与纠错(Error Checking and Correcting，ECC)。一般而言，PCRAM介质在生产过后，需要经过各种检测技术来标记其中的坏位，包括错误位置与错误类型(称为错误图样)，这种在生产过程中产生的，永久固定的错误称为固定错误，而且在其后的使用过程中，通过一些电路技术可以保证其不再产生随机错误。

传统的纠错方法是采用线性分组码、循环码或者其他的纠错码来进行纠错，如汉明码，BCH码，RS码等。但是上述的这些纠错码都是针对随机错误而设计的，其需要的冗余数据会比较大，如(7，4)汉明码，纠正一个错误，需要3位冗余，码率只有57.1％；纠错算法的复杂度与时延也比较高，如BCH的算法，其采用大块数据的编码方法，译码复杂度非常高，带来的译码时延，芯片面积，功耗等都非常大。

PCRAM作为一种随机存取存储器，针对其错误的特点，需要设计一种编解码复杂度低，延时小的数据校验与纠错方法，来保证其数据的可靠性和存储器的性能。

发明内容

本发明目的在于针对相位随机存取存储器中的错误特点，提供一种新的数据校验与纠错方法来保证数据的可靠性，同时具有码率高，编解码复杂度低，延时小等特点。

本发明提供一种纠正固定错误的数据校验与纠错方法，其包括：错误图样检测；伪信息序列生成；特征序列生成；数据编码；特征序列恢复；数据解码；并行编解码策略；自适应码率。

1)错误图样检测：获取固定错误的位置与类型。用户信息数据到达，编码器查询欲存储区域是否存在错误，若有错，则获取错误图样，错误图样一般在生产之后存储在某个固定区域。如果固定为“1”，则称其为“1-型错误”，如果固定为“0”，则称“0-型错误”。。

2)伪信息序列生成：在原始信息序列的首位添加一个冗余比特，一般添加“0”作为冗余比特；

3)特征序列生成：编码器根据获得的错误图样与伪信息序列生成特征序列；特征序列的长度与伪信息序列一致，根据固定错误的类型，其取值有两种：

a)若固定错误为“1-型错误”，则特征序列为全1序列；

b)若固定错误为“0-型错误”，则特征序列为全0序列；

4)数据编码：编码器根据特征序列与伪信息序列生成码字；编码函数为序列模2加法运算。

5)特征序列恢复：解码器根据输出码字的冗余数据恢复出相应的特征序列；特征序列恢复的类型有两种：

a)若输出码字的首位为“1”，则特征序列为全1序列；

b)若输出码字的首位为“0”，则特征序列为全0序列；

6)数据解码：解码器根据特征序列与输出码字，恢复出伪信息序列，截掉伪信息序列的首位冗余比特，即恢复出原始信息序列。解码函数为序列模2加法运算。

7)并行编解码策略：原始信息数据可以并行通过编码器，其编码效果与串行输入一致；输出码字也可以并行通过解码器，其解码效果与串行输入一致，但是并行编解码策略带来的时延比串行策略要小很多，代价是芯片面积与功耗有所增加。

8)自适应调节码长，根据误码率需求改变码的长度，而冗余校验数据不变，从而获得更好的编码效率；

a)若原始误码率较低，或需求的误码率较低，则可增加信息序列长度，其他操作保持不变；

b)若原始误码率较高，或需求的误码率较高，则可减小信息序列长度，其他操作保持不变。

本发明能够纠正单个比特固定错误；码率高，不论码长为何值，只需一位冗余数据，且可动态调节；编码器复杂度很低，时延小，只需做序列模2加法运算；解码器复杂度低，时延小，也只需做序列模2加法运算。本发明特别适用于只存在固定错误的相变随机存取存储器。

附图说明

图1是相变随机存取存储器中数据表示示意图；

图2是相变随机存取存储器中错误图样示意图；