[发明专利]基于SET/MOS混合结构的D触发器

说明书

技术领域

本发明涉及集成电路技术领域，特别是一种由纳米器件组成的基于SET/MOS混合结构的D触发器。

背景技术

随着CMOS特征尺寸的不断缩小，集成度的不断提高，芯片功耗的不断增加，微电子技术的发展越来越接近其物理极限。CMOS器件的电学特性、功耗、可靠性等面临着很大的挑战。作为数字电路中的典型单元，D触发器在时序电路中有着重要的作用。基于传统CMOS技术设计的D触发器在电路结构、功耗、集成度上，已经不能满足新一代集成电路的要求，极大地限制了电路性能的提高。

发明内容

本发明的目的是提供一种基于SET/MOS混合结构的D触发器，能够有效地实现D触发器的逻辑功能。

本发明采用以下方案实现：一种基于SET/MOS混合结构的D触发器，其特征在于，其包括：一第一NMOS管, 其源极为该D触发器的输入端；一第一PMOS管，其漏极与所述第一NMOS管的漏极连接；一时钟信号输入端，其与所述的第一NMOS管和第一PMOS管的栅极连接；一电容，其一端与所述第一NMOS管的漏极连接，另一端接地；以及一单输入SET/MOS混合电路，其输入、输出端分别于所述第一PMOS管的源极连接。

在本发明一实施例中，所述的SET/MOS混合电路包括：一PMOS管，其源极接电源端V_dd；一NMOS管，其漏极与所述PMOS管的漏极连接；以及一SET管，其与所述NMOS管的源极连接。

在本发明一实施例中，所述PMOS管的参数满足：沟道宽度W_p为22 nm，沟道长度L_p为66 nm，栅极电压V_pg为0.394V；所述NMOS管的参数满足：沟道宽度W_n为22 nm，沟道长度L_n为66 nm，栅极电压V_ng为0.450 V；所述SET管的参数满足：隧穿结电容C_s, C_d为0.15 aF，隧穿结电阻R_s, R_d为450 KΩ，背栅电压V_ctrl为0.20 V，背栅电容C_ctrl为0.10 aF；所述电容为0.30pF。

本发明是基于SET/MOS混合结构实现了D触发器的设计。该D触发器充分利用了SET/MOS混合结构具有的库仑阻塞和库仑振荡效应，整个电路仅由1个电容，2个PMOS管, 2个NMOS管和1个SET构成。 HSPICE的仿真结果表明该电路能够有效地实现D触发器的逻辑功能, 整个电路的平均功耗仅为8.67nW。与传统CMOS技术实现的 D触发器相比, 本发明提出的D触发器的管子数目大大减少, 功耗显著降低, 电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。该结构有望广泛应用于环形振荡器、分频器、有限状态机等时序逻辑电路中。

附图说明

图1为本发明实施例的D触发器原理图。

图2为本发明实施例的D触发器仿真图。

具体实施方式

下面结合附图及实施例对本发明做进一步说明。

如图1所示，本实施例提供一种基于SET/MOS混合结构的D触发器，其特征在于，其包括：一第一NMOS管, 其源极为该D触发器的输入端；一第一PMOS管，其漏极与所述第一NMOS管的漏极连接；一时钟信号输入端，其与所述的第一NMOS管和第一PMOS管的栅极连接；一电容，其一端与所述第一NMOS管的漏极连接，另一端接地；以及一单输入SET/MOS混合电路，其输入、输出端分别于所述第一PMOS管的源极连接。

单电子晶体管(Single electron transistor, SET)作为新一代纳米电子器件的典型代表，在功耗、工作速度等方面相对于传统的微电子器件具有明显的优势，被认为是制造下一代低功耗、高密度超大规模集成电路理想的基本器件。单电子晶体管能够与CMOS硅工艺相兼容的特点，使得SET/MOS混合结构成为单电子晶体管的一个重要研究方向。SET/MOS混合电路具备SET和MOS管的优越性能，表现出极低的功耗、超小的器件尺寸、较强的驱动能力和较大的输出摆幅，在多值逻辑电路、模数/数模转换器电路、存储器电路等方面得到了广泛的应用。本发明采用SET和MOS管相混合具有的优越性能进行D触发器的设计。