[发明专利]基于SET/MOS混合结构的D触发器

权利要求书

1.一种基于SET/MOS混合结构的D触发器，其特征在于，其包括：

一第一NMOS管, 其源极为该D触发器的输入端；

一第一PMOS管，其漏极与所述第一NMOS管的漏极连接；

一时钟信号输入端，其与所述的第一NMOS管和第一PMOS管的栅极连接；

一电容，其一端与所述第一NMOS管的漏极连接，另一端接地；以及

一单输入SET/MOS混合电路，其输入、输出端分别于所述第一PMOS管的源极连接。

2.根据权利要求1所述的基于SET/MOS混合结构的D触发器，其特征在于：所述的SET/MOS混合电路包括：

一PMOS管，其源极接电源端V_dd；

一NMOS管，其漏极与所述PMOS管的漏极连接；以及

一SET管，其与所述NMOS管的源极连接。

3.根据权利要求2所述的基于SET/MOS混合结构的D触发器，其特征在于：所述PMOS管的参数满足：沟道宽度W_p为22 nm，沟道长度L_p为66 nm，栅极电压V_pg为0.394V；所述NMOS管的参数满足：沟道宽度W_n为22 nm，沟道长度L_n为66 nm，栅极电压V_ng为0.450 V；所述SET管的参数满足：隧穿结电容C_s, C_d为0.15 aF，隧穿结电阻R_s, R_d为450 KΩ，背栅电压V_ctrl为0.20 V，背栅电容C_ctrl为0.10 aF；所述电容为0.30pF。