[发明专利]静电侦测电路

说明书

技术领域

本发明涉及电子技术领域，特别涉及一种静电侦测电路。

背景技术

在集成电路(integrated circuit，IC)设计中，为了避免静电进到IC时损坏IC，通常都利用一个静电侦测电路去侦测静电的发生，并触发IC内部的静电保护电路将静电电流导入接地，以消除静电。

由于静电事件的发生通常会持续一段时间的，因此大部分静电侦测电路都是基于充电时间常数来设计的。传统的静电侦测电路利用电阻与电容来实现所需的充电时间常数(T＝R1*C)。然而，静电事件发生的时间至少在200ns以上，因而需要大的电阻或电容来实现此静电侦测电路，而大的电阻和电容所占用电路板的面积也较大，对应地，在高压应用上所需要的面积会比低压应用上大很多。因此，在实际应用的IC上将会受到设计尺寸的制约，并且利用电阻和电容来实现的静电侦测电路只能操作在其所设计的充电时间常数的周期中，有较大的局限性。

发明内容

鉴于此，有必要提供一种不受限于充电时间常数的静电侦测电路。

一种静电侦测电路，其包括串联连接于电源线与地线之间的电阻及开关单元，当电源线上存在静电时，该开关单元导通，使得该电阻的两端产生侦测电压，该侦测电压用于触发一静电保护电路消除静电或一控制电路保存数据。

上述静电侦测电路，通过一开关单元来取代现有技术中的电容，因此不会受限于充电时间常数。只要电源线上存在静电，开关单元就会导通，使得电阻的两端产生侦测电压，从而触发静电保护电路消除静电或一控制电路保存数据，避免了静电对IC造成的影响。

附图说明

图1为第一较佳实施方式的静电侦测电路的功能模块图。

图2为图1所示静电侦测电路的第一较佳实施方式的电路图。

图3为图1所示静电侦测电路的第二较佳实施方式的电路图。

图4为图1所示静电侦测电路的第三较佳实施方式的电路图。

图5为图1所示静电侦测电路的第四较佳实施方式的电路图。

图6为第二较佳实施方式的静电侦测电路的功能模块图。

图7为图6所示静电侦测电路的第一较佳实施方式的电路图。

图8为图6所示静电侦测电路的第二较佳实施方式的电路图。

图9为图6所示静电侦测电路的第三较佳实施方式的电路图。

图10为图6所示静电侦测电路的第四较佳实施方式的电路图。

图11为图1或图6所示静电侦测电路进一步包括多个缓冲器的电路图。

主要元件符号说明

静电侦测电路              10、20

电阻                      R1、R2

电源线                    Vdd

地线                      Vss

开关单元                  12、24

静电保护电路或控制电路    30

PMOS管                    QP1，QP2，...QPn

NMOS管                    QN1，QN2，...QNn

二极管                    D1，D2，...Dn

缓冲器                    B1、B2、...Bn

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

如图1所示，其为第一较佳实施方式的静电侦测电路10的功能模块图。静电侦测电路10包括电阻R1及开关单元12。电阻R1的第一端通过开关单元12连接电源线Vdd，电阻R1的第二端连地线Vss。当电源线Vdd上存在静电时，开关单元12导通，使得电阻R1的两端产生侦测电压。上述侦测电压用于触发一静电保护电路30消除静电或一控制电路30及时保存数据，防止数据丢失。