[发明专利]芯片及其验证方法和系统、处理器端

说明书

技术领域

本发明涉及芯片验证技术领域，尤其是一种带有硬件加速器的芯片及其验证方法和系统以及处理器端。

背景技术

随着半导体技术的飞速发展，单个硅片上的集成度越来越高，如何更快、更有效的完成基于SoC(System on Chip，片上系统，也称为系统级芯片)的检验逐渐成为人们关注的焦点。

芯片的验证(也称为芯片的检验)一直是芯片制造的重要步骤，芯片的检验占据了芯片制造的大半过程。尤其是对集成有硬件加速器的芯片，例如集成有音频加速器的芯片、集成有视频加速器的芯片等的检验，其检验效率和检验质量一直不高。这是由于芯片本身的性能有限，集成硬件加速器后，检验程序和硬件加速器同时在芯片上工作，加重了芯片的负担，致使芯片的检验时间和检验质量愈发下降。

下面以视频算法加速器的软硬件协同验证为例，具体说明。多媒体设备中，通常会将视频编解码算法集成在其主控芯片(即SoC芯片)上。但是一方面由于多媒体设备的主控芯片计算能力较弱，另一方面由于视频编解码算法的计算复杂度非常高，因此很容易降低多媒体设备的工作效率，影响视频的播放效果。为了解决这一矛盾，在主控芯片设计时，通常会增加一个视频算法加速器硬件模块(Video Signal Processor，简称VSP)，VSP实际包括ASIC(Application Specific Integrated Circuit，专用集成电路)以及Firmware(也称固件，设备内部保存的设备的驱动程序)两个部分。具体的加速视频编码的技术可以参考公开号为US2007204318A1的美国专利申请。

为了保证主控芯片的工作效率及工作质量，需要确保VSP能正确的编解码，因此对VSP的一致性验证是必要的。所述一致性验证是指验证经过VSP处理后的视频码流与原始的视频码流是否一致。

由于VSP所支持的视频标准的种类众多，每个视频标准需要验证的视频码流也数量庞大。在验证主控芯片时，主控芯片上需要执行两套程序，一个是Firmware，另一个是验证VSP的验证程序。由于主控芯片上的存储空间有限，并且主控芯片的性能也不高，因此在验证环境下，主控芯片执行两套程序，再加上视频码流需要一帧编码/解码完后再比对，导致检验主控芯片的过程复杂而且漫长，对主控芯片的VSP的一致性验证效率很低，并且庞大的视频码流的运行，还会降低对主控芯片的验证质量。

鉴于上述情况如何提高对集成有硬件加速器的芯片的验证效率和质量，成为目前亟待解决的问题之一。

发明内容

本发明解决的问题是如何提高对集成有硬件加速器的芯片的验证效率和质量。

为解决上述问题，本发明的技术方案提供了一种芯片的验证方法，包括：

所述芯片向处理器端发送验证开始请求；

所述处理器端接收到所述验证开始请求，将验证码流发送至所述芯片；

所述芯片与所述处理器端处理所述验证码流，所述处理所述验证码流包括编码或解码所述验证码流；

所述芯片将其处理所述验证码流的结果数据发送至所述处理器端；

所述处理器端匹配其处理所述验证码流的结果数据与所述芯片处理所述验证码流的结果数据。

本发明的技术方案还提供了一种芯片，包括：

硬件加速器；

消息发送单元，用以向处理器端发送验证开始请求；

芯片验证码流处理单元，用以在所述消息发送单元向所述处理器端发送验证开始请求后，接收并处理所述处理器端发送的验证码流；所述处理所述处理器端发送的验证码流包括解码或编码所述验证码流；

数据发送单元，用以将所述芯片验证码流处理单元处理所述验证码流的结果数据发送至所述处理器端。

本发明的技术方案还提供了一种处理器端，包括：

消息接收单元，用于接收如上所述的芯片发送的验证开始请求；

验证码流发送单元，用以在所述消息接收单元接收所述验证开始请求后，将验证码流发送至所述芯片；

处理器验证码流处理单元，用以处理所述验证码流，所述处理所述验证码流包括解码或编码所述验证码流；

数据接收单元，用以接收所述芯片处理所述验证码流的结果数据；

匹配单元，用以匹配所述处理器验证码流处理单元处理所述验证码流的结果数据与所述数据接收单元接收的所述芯片处理所述验证码流的结果数据。

本发明的技术方案还提供了一种芯片检验系统，包括：

如上所述的芯片；

如上所述的处理器端。