[发明专利]晶圆背面对准的重叠对准精度的判断方法及其晶圆有效
申请号: | 200710147981.2 | 申请日: | 2007-08-30 |
公开(公告)号: | CN101279710A | 公开(公告)日: | 2008-10-08 |
发明(设计)人: | 刘胜杰;吴子扬;李雅雯;朱孝硕;周学良;高嘉宏 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | B81C1/00 | 分类号: | B81C1/00;B81C5/00;H01L21/66;H01L23/544 |
代理公司: | 北京中原华和知识产权代理有限责任公司 | 代理人: | 寿宁;张华辉 |
地址: | 中国台湾新竹市*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 背面 对准 重叠 精度 判断 方法 及其 | ||
1.一种晶圆背面对准的重叠对准精度的判断方法,其特征在于其包含以下步骤:
形成一埋层于一晶圆的正面;
形成一导电层于该埋层上,且图案化该导电层以形成一第一测试结构以及一第二测试结构;
形成一蚀刻中止层于该导电层上;
由该晶圆的背面进行晶圆蚀穿以借由该第一测试结构完成一对准程序;以及
借由该第二测试结构判断该对准程序的重叠对准精度。
2.根据权利要求1所述的方法,其特征在于其中形成该导电层的步骤中,该第一测试结构为一光学游标,且该第二测试结构为一电性测试结构。
3.根据权利要求2所述的方法,其特征在于其中该由该晶圆的背面进行晶圆蚀穿以借由该第一测试结构完成该对准程序的步骤包含:
利用该晶圆正面上的该光学游标由该晶圆的背面执行一光学对准程序。
4.根据权利要求2所述的方法,其特征在于其更包含:
在该对准程序后,透过光微影制程图案化该晶圆的背面;以及
蚀刻图案化后的该晶圆背面。
5.根据权利要求4所述的方法,其特征在于其中该蚀刻图案化后的该晶圆背面步骤包含:
蚀刻部份该电性测试结构,以形成一顶部电性测试结构以及一底部电性测试结构。
6.根据权利要求5所述的方法,其特征在于其中该借由该第二测试结构判断该对准程序的重叠对准精度步骤包含:
量测该顶部电性测试结构以及该底部电性测试结构的阻抗值。
7.根据权利要求1所述的方法,其特征在于其中该形成该埋层的步骤包含:
配置该埋层形成一薄氧化层,其厚度约为125埃。
8.根据权利要求1所述的方法,其特征在于其中该形成该导电层的步骤包含:
配置该导电层形成一掺杂多晶硅,其厚度约为3000埃。
9.根据权利要求1所述的方法,其特征在于其更包含:
在该蚀刻中止层上形成一保护层,用以在该晶圆背面加工时保护该晶圆的正面,其中该保护层的厚度约为30000埃。
10.一种用于背面对准的晶圆,其特征在于其包含:
一基材,包含一正面以及一背面;
一硬光罩,形成于该基材的该背面上;以及
一对准层,形成于该基材的该正面上,其中该对准层包含:
一薄氧化层,形成于该基材该正面上;
一导电层,形成于该薄氧化层上;
一厚氧化层,形成于该导电层上;以及
一第一测试结构以及一第二测试结构,两者是以图案化形成于该导电层上,其中该第一测试结构是用于一背面对准程序,且该第二测试结构是用于判断该背面对准程序的重叠对准精度。
11.根据权利要求10所述的晶圆,其特征在于其中该薄氧化层的厚度约为125埃,该导电层包含一厚度约为3000埃的掺杂多晶硅,该对准层更包含一形成于该厚氧化层上且厚度约为30000埃的保护层。
12.根据权利要求11所述的晶圆,其特征在于其中该第二测试结构为一电性测试结构,该电性测试结构包含:
一组顶部垫体;
一组底部垫体;以及
一中心主体,耦合于该组顶部垫体以及该组底部垫体;
其中在从该基材背面至正面对该导电层后续蚀刻的制程中,该中心主体是分成一顶部以及一底部,该顶部是耦合于该组顶部垫体,且该底部是耦合于该组底部垫体。
13.一种用于背面对准程序中重叠对准精度的判断方法,其特征在于其包含:
形成一薄氧化层于一半导体晶圆的一正面上;
形成一导电层于该薄氧化层上;
图案化一对准标记以及一测试结构于该导电层中;
形成一厚氧化层于该图案化的导电层上;
翻转该半导体晶圆使该半导体晶圆的一背面朝上;
借由该对准标记由该半导体晶圆的该背面蚀刻穿至该正面,以执行一背面对准程序;
在该背面对准程序后图案化并蚀刻穿该导电层;以及
量测该测试结构用以判断该背面对准程序的重叠对准精度。
14.根据权利要求13所述的方法,其特征在于其中该蚀穿该半导体晶圆的步骤是利用一深反应离子蚀刻制程来完成,且该图案化该对准标记步骤中的该对准标记为一光学游标。
15.根据权利要求13所述的方法,其特征在于其中该图案化并蚀穿该导电层的步骤是蚀刻移除部份的该测试结构,以形成一顶部测试结构以及一底部测试结构,且该量测该测试结构的步骤是分别量测该顶部测试结构以及该底部测试结构的一阻抗值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710147981.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:绞车的自动收放带装置
- 下一篇:一种报文发送的方法和装置