“dphy”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果30个，建议您升级VIP下载更多相关专利

[实用新型]一种实现MIPI读写的系统-CN202121668128.7有效
发明人：陈平;栗志强 -专利权人：苏州华兴源创科技股份有限公司
申请日： 2021-07-21 - 公布日： 2022-01-04 - 主分类号： G06F3/06 文献下载
摘要：本实用新型公开了一种实现MIPI读写的系统，包括现场可编程门阵列芯片、MIPI DPHY开关及作为读写对象的MIPI模组，现场可编程门阵列芯片包括DPHY输出缓冲器及DPHY输入缓冲器；其中，MIPIDPHY开关的一侧与DPHY输出缓冲器或者DPHY输入缓冲器信号连接，MIPI DPHY开关的另一侧与MIPI模组信号连接。本实用新型能够通过MIPI DPHY开关与DPHY输出缓冲器或者DPHY输入缓冲器的信号连接切换实现对MIPI模组的读或写，从而通过充分使用现场可编程门阵列芯片的内部资源，不仅实现了MIPI2.5Gbps速率的输出，同时能够兼顾MIPI DPHY的读写功能。
一种实现 mipi 读写系统

[发明专利]一种MIPI DPHY发送电路及设备-CN201910458822.7有效
发明人：刘兴宗 -专利权人：深圳市紫光同创电子有限公司
申请日： 2019-05-29 - 公布日： 2022-05-20 - 主分类号： G06F13/42 文献下载
摘要：本发明提供了一种MIPI DPHY发送电路及设备，MIPI DPHY发送电路包括FPGA可重构发送时钟电路，以及与该FPGA可重构发送时钟电路连接的FPGA可重构DPHY_IO发送电路，数据包重组电路，以及与该数据包重组电路连接的FPGA可重构DPHY_IO发送电路，通过FPGA可重构MIPI DPHY发送电路，将MIPI DPHY发送电路与MIPI协议层进行整合设计，调整MIPI DPHY发送电路的驱动能力
一种 mipi dphy 发送电路设备

[实用新型]一种CPHY和DPHY切换装置-CN202223535226.0有效
发明人：秦坤朋;荆志鹏;余嘉宁;马刚;王伟星 -专利权人：北京万集科技股份有限公司
申请日： 2022-12-29 - 公布日： 2023-10-17 - 主分类号： G06F13/42 文献下载
摘要：本申请的CPHY和DPHY切换电路，包括：SOC模块，CPHY解串模块，DPHY解串模块以及切换开关，所述SOC模块通过所述切换开关连接所述CPHY解串模块和DPHY解串模块。
一种 cphy dphy 切换装置

[实用新型]一种接收DPHY串行信号的二分频电路-CN201520835522.3有效
发明人：姜志祥;邹瑉 -专利权人：豪威科技（上海）有限公司
申请日： 2015-10-26 - 公布日： 2016-03-02 - 主分类号： G06F13/42 文献下载
摘要：本实用新型提供了一种接收DPHY串行信号的二分频电路，接收DPHY的输出信号，并对其二分频处理，包括：一个DPHY接收器，两个差分寄存器以及至少四个差分转发器；两个差分寄存器的时钟信号相位相反；两个差分寄存器的一个数据信号输出端分别和与其对应的数据信号输入端反相连接利用DPHY接收器，两个差分寄存器以及至少四个差分转发器对DPHY的输出信号进行二分频处理，从而提高了FPGA接收DPHY串行数据的速率，可以满足各种验证平台对DPHY速度的要求，且实现简单，安全可靠。
一种接收 dphy 串行信号分频电路

[实用新型]FPGA开发板-CN201921051402.9有效
发明人：张灿锋 -专利权人：山东高云半导体科技有限公司
申请日： 2019-07-05 - 公布日： 2020-04-07 - 主分类号： G05B19/042 文献下载
摘要：该开发板包括：现场可编程门阵列FPGA芯片、移动产业处理器接口MIPI DPHY接收接口模块、MIPI DPHY发送接口模块、联合测试工作组下载电路模块及时钟电路模块。MIPI DPHY接收接口模块与FPGA芯片的第一bank区域连接，MIPI DPHY发送接口模块与FPGA芯片的第二bank区域连接，能够在实现LP和HS两种数据传输模式的自由切换的情况下，占用较少的
fpga 开发

[发明专利]一种CPHY信号电压检测和电压反馈的多摄检测装置-CN202111631989.2在审
发明人：钟岳良;林浩;夏远洋;李长水 -专利权人：昆山软龙格自动化技术有限公司
申请日： 2021-12-29 - 公布日： 2022-04-08 - 主分类号： H04N17/00 文献下载
摘要：本发明公开了一种CPHY信号电压检测和电压反馈的多摄检测装置，其包括四路CPHY 2.5Gsps数据接收电路、四路DPHY2.5Gbps数据接收电路、CPHY/DPHY LP电平检测模块、I2C/I3C总线保持电压检测模块、开短路模块、图像缓存模块、带反溃的数字电压供给模块，CPHY模块和DPHY模块由FPGA解码完成，DPHY由FPGA LVDS口接收，CPHY数据则由FPGA GTX接口接收；并通过对数据进行高速缓存；FPGA GTX通过光纤接口与PC相连，FPGA高速读写DDR4将多摄的图像数据传至PC；装置提供32路数字电源模块，并可以支持摄像头进行同时的开短路测试；本发明目的解决CPHY、DPHY
一种 cphy 信号电压检测反馈装置

[发明专利]一种MIPI接口的物理层数字电路实现方法-CN202210716612.5在审
发明人：钱克升;简爱 -专利权人：中航华东光电有限公司
申请日： 2022-06-23 - 公布日： 2022-08-30 - 主分类号： H04N5/765 文献下载
摘要：本发明提供一种MIPI接口的物理层数字电路实现方法，包括DPHY数字电路，所述DPHY数字电路包括有DPHY CFG、发送模块和接收模块，其中，所述发送模块中的DPHY包括有高速模式或逃逸模式，该逃逸模式分为复位触发模式
一种 mipi 接口物理层数字电路实现方法

[发明专利]一种CPHY1.2协议的光纤测试装置-CN202111631074.1在审
发明人：钟岳良;林浩;夏远洋;李长水 -专利权人：昆山软龙格自动化技术有限公司
申请日： 2021-12-29 - 公布日： 2022-04-12 - 主分类号： H04B10/07 文献下载
摘要：本发明公开了一种CPHY 1.2协议的光纤测试装置，其包括FPGA、CPHY1.2电路模块、DPHY电路模块、数字电源模块、光模块、开短路模块、图像缓存模块，所述图像采集中CPHY1.2采集模块和DPHY采集模块由FPGA解码完成，DPHY由FPGA LVDS口接收，CPHY数据则由FPGA GTX接口接收；并通过FPGA DDR4 IP高速写入DDR4，对数据进行高速缓存；测试装置与PC间使用万兆光纤接口相连FPGA GTX相连，通过FPGA高速读写DDR4将多摄的图像数据传至PC；装置提供7路数字电源模块,并可以支持摄像头进行同时的开短路测试；本发明目的解决CPHY1.2协议摄像头模组的测试，同时支持常规DPHY
一种 cphy1 协议光纤测试装置

[发明专利]一种控制图像传感器休眠模式的系统及方法-CN202211116914.5在审
发明人：李小亮;李文杰;刘朝安 -专利权人：豪威科技（北京）股份有限公司
申请日： 2022-09-14 - 公布日： 2022-12-13 - 主分类号： H04N5/369 文献下载
摘要：本发明公开了一种控制图像传感器休眠模式的系统及方法，方法包括：应用平台通过I2C控制端向图像传感器发送开启休眠命令，使得收到开启休眠命令的图像传感器的控制接口进入MIPI DPHY ULPS模式，使DPHY；当应用平台的接收端接口电路进入超低功耗状态后，图像传感器的内部电路通过控制逻辑切换到休眠模式；当应用平台通过I2C控制端向图像传感器发送退出休眠命令后，图像传感器首先启动内部处于休眠状态的电路，然后DPHYULPS进入唤醒过程，唤醒图像传感器和应用平台的控制接口接收端，MIPI DPHY接口逻辑和发送端开始向应用平台的接收端发送正确状态的图像数据。
一种控制图像传感器休眠模式系统方法

[实用新型]一种DPHY串行发送电路-CN201520834171.4有效
发明人：姜志祥;张晓君 -专利权人：豪威科技（上海）有限公司
申请日： 2015-10-26 - 公布日： 2016-03-02 - 主分类号： G06F13/42 文献下载
摘要：本实用新型提供了一种DPHY串行发送电路，包括：差分驱动器，其输入端与FPGA的差分信号输出端连接；平衡衰减电路，其输入端与差分驱动器的输出端连接；电平转换器，其输入端与FPGA的单端信号输出端连接；选择器，其差分信号输入端与平衡衰减电路的输出端连接，其单端信号输入端与电平转换器的输出端连接，其选择信号输入端与FPGA的选择信号输出端连接，其输出端与DPHY的输入端连接；以及电源，电源的输出端与差分驱动器的参考地端连接采用分立元件实现了DPHY的串行发送，可以方便的利用FPGA代码来验证DPHY接收设备的鲁棒性，提高了验证的灵活性、全面性和可靠性。
一种 dphy 串行发送电路

[发明专利]一种低功耗数据传送模式的DPHY总线协议解码与触发的方法-CN201911140295.1在审
发明人：田万里;吕增强 -专利权人：中电科仪器仪表有限公司
申请日： 2019-11-21 - 公布日： 2020-03-27 - 主分类号： G06F13/42 文献下载
摘要：一种低功耗数据传送模式的DPHY总线协议解码与触发的方法，利用逻辑分析仪，在FPGA内部完成DPHY总线协议解码，并在解码的同时完成信号触发。本发明的方法，利用逻辑分析仪的硬件结构，在FPGA内部实现低功耗数据传送模式DPHY总线硬件解码和触发，在数据采集的同时进行解码，既减少了协议分析所需要的时间，提高波形刷新率，又能够实现实时触发，进而可以根据设定的触发条件来筛选要解析的帧
一种功耗数据传送模式 dphy 总线协议解码触发方法

[发明专利]一种基于MIPIDPHY输出的HDMI系统-CN202310719569.2在审
发明人：请求不公布姓名 -专利权人：深圳市驰晶科技有限公司
申请日： 2023-06-16 - 公布日： 2023-10-24 - 主分类号： H04N5/765 文献下载
摘要：本申请涉及视频数据处理技术领域，公开了一种基于MIPIDPHY输出的HDMI系统，包括HDMI和MIPI，所述HDMI连接有编码模块，所述编码模块连接有数据流转换模块，所述数据流转模块连接有DPHY模块，所述MIPI输出端与DPHY模块相连接，所述DPHY模块输出端连接有硬件交流耦合，所述硬件交流耦合连接有硬件直流偏置，所述编码模块包括直流均衡，所述直流均衡连接有AUX管理，所述AUX管理连接有DDC
一种基于 mipidphy 输出 hdmi 系统

[发明专利]一种接收电路、接收电路可重构方法及状态机系统-CN201910459476.4有效
发明人：刘应 -专利权人：深圳市紫光同创电子有限公司
申请日： 2019-05-29 - 公布日： 2021-05-11 - 主分类号： G06F13/42 文献下载
摘要：本发明实施例提供了一种接收电路、接收电路可重构方法及状态机系统，该接收电路为MIPI DPHY接收电路，其包括：接收数据模块，用于根据用户重构配置数据通道，并将接收的高数数据或低速数据进行处理得到配置协议所需的输出数据通过接收时钟模块和模式控制模块来控制接收数据模块的数据接收，接收数据模块根据用户的重构配置配置数据通道，同时将接收的高速数据或低速数据进行数据处理得到配置协议所需的输出数据，实现了MIPI DPHY接收电路的重构配置和MIPI DPHY与MIPI协议层的整合，避免功能重复和资源浪费。
一种接收电路可重构方法状态机系统

[发明专利]一种显示模组的驱动装置及检测系统-CN201811506004.1有效
发明人：阳芬;许恩 -专利权人：武汉精立电子技术有限公司
申请日： 2018-12-10 - 公布日： 2022-03-29 - 主分类号： G09G3/00 文献下载
摘要：包括信号选择生成单元和接口整合单元；接口整合单元具有用于连接显示模组的物理端口，该物理端口包括至少三个连接端子，三个连接端子通过三条信号线与待测显示模组相连；信号选择生成单元用于根据待测显示模组的接口类型选择性的输出DPHY信号和CPHY信号；接口整合单元用于将DPHY信号转换为两线信号，并将该两线信号通过物理端口中的任意两个连接端子输出；或，将CPHY信号转换为三线信号，并将该三线信号通过三个连接端子输出；本发明不仅能够选择性的输出DPHY信号和CPHY信号，而且减少了通信端口数量，降低了设计难度和生产成本。
一种显示模组驱动装置检测系统

[发明专利]一种基于FPGA和CPU、WIFI 6的影像测试装置-CN202010777633.9有效
发明人：钟岳良;夏远洋;林浩;李长水 -专利权人：昆山软龙格自动化技术有限公司
申请日： 2020-08-05 - 公布日： 2022-07-26 - 主分类号： H04N17/00 文献下载
摘要：处理芯片、Intel CPU主板模块；FPGA处理芯片包括图像发送接收模块、模式选择模块、插值处理模块、AI深度学习模块；插值处理模块、AI深度学习模块分别连接于模式选择模块与储存器之间，储存器与CPHY/DPHY测试模块电性连接，CPHY/DPHY测试模块经CPHY/DPHY采集模块后与CMOS图像传感器相连接，CMOS图像传感器与摄像头OS测试模块、Sensor电源供给模块相连接，图像发送接收模块连接于模式选择模块与
一种基于 fpga cpu wifi 影像测试装置

1
2
下一页»
尾页
共 30 条