“译码延迟”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果91380个，建议您升级VIP下载更多相关专利

[发明专利]一种多核并行SCMA译码系统-CN201610234725.6有效
发明人：黄胜武;陈亦欧;凌翔 -专利权人：电子科技大学
申请日： 2016-04-14 - 公布日： 2019-07-16 - 主分类号： H04L1/00 文献下载
摘要：本发明公开了一种多核并行SCMA译码系统，包括数据分发模块、译码控制模块、码本存储模块、译码数据存储模块、M个子译码器，所述数据分发模块连接所述M个子译码器，用于将待译码数据分成M份，并分别对应发送到M个子译码器中；所述译码数据存储模块连接所述数据分发模块；所述码本存储模块连接所述数据分发模块；所述译码控制模块连接所述数据分发模块；所述子译码器用于对待译码数据进行译码，并将译码结果进行输出，且M个所述子译码器并行译码本发明的一种多核并行SCMA译码系统通过采用子译码器并行译码的方式，极大地降低了译码系统处理时延，提高了吞吐率。
一种多核并行 scma 译码系统

[发明专利]一种延迟可调的编码方法-CN201511034520.5有效
发明人：马啸;赵山程;王千帆 -专利权人：中山大学
申请日： 2015-12-31 - 公布日： 2018-10-02 - 主分类号： H04L1/00 文献下载
摘要：本发明属于数字通信和数字存储领域，公开了一种延迟可调的编码方法，包括步骤：一、配置延迟参数B,B为正整数。本方法步骤简单，实现方便，复杂度低，可在不改变线性分组码的基本的编译码硬件模块的情况下，通过简单配置，在保证码率固定的情况下，满足不同延迟，可实现延迟和性能之间的折衷。
一种延迟可调编码方法

[发明专利]一种DTMF信号的译码方法、装置、设备及存储介质-CN202011551306.8在审
发明人：李宁 -专利权人：北京浪潮数据技术有限公司
申请日： 2020-12-24 - 公布日： 2021-04-20 - 主分类号： H04M1/50 文献下载
摘要：本发明公开了一种DTMF信号的译码方法，应用于FPGA，包括：设定对DTMF信号的采样频率；按照采样频率对DTMF信号进行采样，得到待译码DTMF信号；调用DTMF信号译码程序对待译码DTMF信号进行译码，得到待译码DTMF信号的译码信息；该方法通过采样DTMF信号，获取待译码DTMF信号，并直接利用FPGA在保证译码质量和译码效率的情况下，通过调用DTMF信号译码程序实现对待译码DTMF信号的译码，避免采用昂贵的专用DTMF信号译码芯片执行译码操作，降低了硬件成本。本发明还公开了一种DTMF信号的译码装置、设备及计算机可读存储介质，具有上述有益效果。
一种 dtmf 信号译码方法装置设备存储介质

[发明专利]译码的方法和译码装置-CN201910087689.9有效
发明人：张朝阳;宋旭冉;秦康剑;朱致焕;徐晨;于天航 -专利权人：华为技术有限公司
申请日： 2019-01-29 - 公布日： 2022-04-22 - 主分类号： H03M13/13 文献下载
摘要：本申请提供了一种译码的方法和译码装置，该方法包括获取N个待译码比特的软信息，N为大于或等于2的整数；通过译码模型对所述软信息进行译码，获取译码结果，其中，所述译码模型由多个神经网络译码单元构成，每个神经网络译码单元均支持软信息的异或运算，所述译码模型是通过至少一次训练过程得到的。本申请实施例的译码模型能够满足高速率传输和低译码延时的需求，具有良好的译码性能。
译码方法装置

[发明专利]极化码的译码器和译码方法-CN201580079174.4有效
发明人：李斌;陈凯;金杰;沈晖;李微 -专利权人：华为技术有限公司
申请日： 2015-04-30 - 公布日： 2020-07-21 - 主分类号： H03M13/13 文献下载
摘要：本发明实施例提供了一种极化码的译码方法和译码器，该译码方法包括：采用L个不同搜索宽度对码块进行并行译码；根据并行译码中已完成的译码所获得的至少一个候选路径，确定码块的译码路径。该译码器包括：译码模块，该译码模块采用L个不同搜索宽度对码块进行并行译码；确定模块，该确定模块用于根据译码模块已完成的译码所获得的至少一个候选路径，确定所述码块的译码路径。本发明实施提供的方法对码块进行不同的搜索宽度并行译码，能够使得码块的平均时延降低。
极化译码器译码方法

[发明专利]译码方法、装置、通信芯片及网络设备-CN202011264556.3在审
发明人：刘君 -专利权人： OPPO广东移动通信有限公司
申请日： 2020-11-12 - 公布日： 2021-02-05 - 主分类号： H03M13/29 文献下载
摘要：本申请实施例公开了一种译码方法、装置、通信芯片及网络设备，属于通信技术领域。所述方法包括：对码块进行迭代译码过程中，获取当前译码器输出的译码比特和外信息，所述当前译码器是进行迭代译码的第一译码器或第二译码器；响应于所述译码比特未通过校验，获取最近n次迭代译码得到的所述外信息的绝对值均值，n为大于等于2的整数；响应于n个所述绝对值均值满足迭代译码收敛条件，停止迭代译码。采用本申请实施例提供的方案，可以确保良好的译码性能，且无需等待迭代译码次数达到最大迭代译码次数，进而降低译码时延，达到提高译码速度的效果。
译码方法装置通信芯片网络设备

[发明专利]一种基于Viterbi译码器的分段译码方法及系统-CN202111340111.3在审
发明人：刘银涛;刘扬;朱辉;程健;韩绍伟 -专利权人：武汉梦芯科技有限公司
申请日： 2021-11-12 - 公布日： 2022-03-11 - 主分类号： H03M13/41 文献下载
摘要：本发明涉及一种基于Viterbi译码器的分段译码方法及系统，所述方法包括：S1、利用预设译码长度对第一待译码数据依次进行分段并截取，得到多个第二待译码数据；S2、依次将每个所述第二待译码数据传输至Viterbi译码器，并通过所述Viterbi译码器进行译码，得到多个第一译码数据；S3、按照对所述第一待译码数据依次进行分段并截取的顺序，将多个所述第一译码数据进行拼接，得到最终译码数据。本发明通过Viterbi译码器对待译码数据进行分段译码，在不改变算法内核的同时，减少了系统的硬件存储资源以及软件资源，提升了译码的效率。
一种基于 viterbi 译码器分段译码方法系统

[发明专利]译码方法、系统、装置及计算机可读存储介质-CN201911111299.7在审
发明人：庄永昌 -专利权人：中国电信股份有限公司
申请日： 2019-11-14 - 公布日： 2021-05-14 - 主分类号： H03M13/11 文献下载
摘要：本公开提供了一种译码方法、系统、装置及计算机可读存储介质，涉及通信技术领域。其中的译码方法包括：译码控制器将第一编码信息输入第一分段CRC‑SCL译码器；第一分段CRC‑SCL译码器对第一编码信息进行译码，输出第一译码信息；译码控制器在第一分段CRC‑SCL译码器输出第一译码信息后，将第二编码信息输入第一分段CRC‑SCL译码器；其中，第一编码信息与第二编码信息为相同传输信息的不同分段的编码结果；第一分段CRC‑SCL译码器对第二编码信息进行译码，输出第二译码信息；合并器对第一译码信息及第二译码信息进行合并，得到译码结果。本公开通过对译码器的重复使用，能够降低译码过程中对译码器的资源需求，降低译码成本。
译码方法系统装置计算机可读存储介质

[发明专利]译码方法和译码器-CN201910972581.8有效
发明人：马亮;魏岳军;梁璟 -专利权人：华为技术有限公司
申请日： 2019-10-14 - 公布日： 2023-07-18 - 主分类号： H04L1/00 文献下载
摘要：本申请涉及通信技术领域，公开了一种级联译码器及译码方法。其中，级联译码器包括并行译码器和串行译码器，最大T次迭代译码，所述并行译码器用于译码一个或多个长度为N的LLR序列，所述串行译码器用于译码一个或多个长度为NS的LLR序列，NSN，其中，第t次迭代，包括：所述并行译码器对L(t)个第二输入LLR序列进行译码得到L(t)个第二输出LLR序列；所述串行译码器对L(t)个第三输入LLR序列进行译码得到M(t)条译码路径，每个所述第三输入LLR序列分别包括对应的第二输出LLR序列中Ns个LLR；所述串行译码器确定是否终止迭代。采用上述级联译码器，利用并行译码器提高译码的吞吐率，利用串行译码器改善了并行译码的性能，从而使得译码性能和吞吐率整体得到改善。
译码方法译码器

[发明专利]自适应LDPC迭代译码方法及装置-CN202310217392.6在审
发明人：张超;安夏;彭克武;薛永林 -专利权人：清华大学
申请日： 2023-03-08 - 公布日： 2023-06-13 - 主分类号： H03M13/11 文献下载
摘要：本申请涉及一种自适应LDPC迭代译码方法及装置，其中，方法包括：结合上一轮次迭代译码的译码结果和上一轮次迭代译码的信道输入，修正当前轮次迭代译码的信道输入，得到修正后的编码比特软信息，以得到当前轮次预测的编码比特平均互信息，从而预测在不同复杂度译码模式下的译码结果并确定对应的译码选项，输出对应的译码选项控制信号，进而在对应的译码模式下，对修正后的编码比特软信息进行迭代译码，得到最终译码结果。由此，解决了相关技术中，难以准确预测多种译码模式的译码性能，影响预测结果，译码模式综合性能较差，导致受可选译码模式性能的限制较大，且缺少对信道参数估计误差的有效修正，使得实际译码性能下降和译码效率降低等技术问题
自适应 ldpc 译码方法装置

[发明专利]联合检测译码方法、装置、计算机设备及存储介质-CN201911052788.X有效
发明人：焦健;梁可欣;冯博文;吴绍华;张钦宇 -专利权人：哈尔滨工业大学（深圳）;鹏城实验室
申请日： 2019-10-31 - 公布日： 2022-05-06 - 主分类号： H04L1/00 文献下载
摘要：本申请公开了一种联合检测译码方法、装置、计算机设备及存储介质，涉及通信技术领域，该联合检测译码方法，包括：获取待进行译码的目标序列，针对目标序列循环执行n次译码处理，并将最后一次译码处理得到的译码序列作为目标序列的译码结果；其中，n次译码处理中的第m次译码处理包括：生成第m组对数似然比LLR，根据第m组LLR从多个候选译码路径中确定目标译码路径，获取按照目标译码路径对目标序列进行译码后得到的译码序列，当m小于n时，获取译码序列对应的软信息，根据软信息计算目标序列对应的先验符号概率；当m＝n时，输出译码序列；其中，m为小于等于n的正整数。本申请提供的联合检测译码方法可以提高译码性能。
联合检测译码方法装置计算机设备存储介质

[发明专利]一种译码器和译码方法-CN201310746221.9有效
发明人：李璐 -专利权人：华为技术有限公司
申请日： 2013-12-30 - 公布日： 2017-04-05 - 主分类号： H03M13/27 文献下载
摘要：本发明实施例提供一种译码器和译码方法，涉及信息处理领域，提供了一种译码机制，提高了译码器的吞吐率，充分利用了译码器的处理空间，节省了总线控制资源。具体方法为获取至少一个码块后，根据至少一个码块中每个码块的特征参数对每个码块进行预处理，获取每个码块的译码顺序，按照译码顺序将每个码块分别输入到至少两个译码内核中的与译码顺序对应的译码内核中，按照译码顺序，译码内核将接收到的码块分别进行译码，并且按照译码顺序输出译码后的数据。本发明实施例用于Turbo码的译码。
一种译码器译码方法

[发明专利]抑制瞬态电流的译码器电路-CN202211130346.4在审
发明人：宋长坤;刘美冬;尹家宇;黄天辉;冯平;陈瑞隆 -专利权人：厦门半导体工业技术研发有限公司
申请日： 2022-09-16 - 公布日： 2022-12-16 - 主分类号： H03K19/003 文献下载
摘要：本发明公开了一种抑制瞬态电流的译码器电路，通过多个控制输入NMOS管之间相互连接以形成树状结构；树状结构的最高层级的控制输入NMOS管连接到电源端，树状结构的最低层级的控制输入NMOS管分别通过控制输出NMOS管连接到地端，树状结构的同层级间的相邻两个控制输入NMOS管之间的输入逻辑状态相反；由此，该电路跳出了门电路的方案，采用层级设计从而大大降低了瞬态电流，并实现了较低的功耗延迟积。
抑制瞬态电流译码器电路

[发明专利]输出多位元影像数据的控制系统-CN200710101949.0有效
发明人：王家仁;王瑞麟 -专利权人：威盛电子股份有限公司
申请日： 2004-04-29 - 公布日： 2007-10-24 - 主分类号： H04N7/26 文献下载
摘要：其中允许所有存储单元的一允许历程少于处理器的一延迟读取时钟，如此可减少影像译码系统闲置与缩短读取影像数据的时间。
输出位元影像数据控制系统

[发明专利]一种异步码分多址系统用两级处理干扰对消系统及方法-CN202010980209.4有效
发明人：顾何方;任伟龙;姚艳军;王烁;章明明;赵宇峰;黄蕾;张霄;王昕;张正宇;贺超;张靖;章仁飞 -专利权人：中国电子科技集团公司第三十八研究所
申请日： 2020-09-17 - 公布日： 2022-06-07 - 主分类号： H04B7/185 文献下载
摘要：本发明公开了一种异步码分多址系统用两级处理干扰对消系统，属于信号处理技术领域，包括波束合成模块、扩频码捕获模块、多通道大功率信号解调器模块、信号再生重构模块、延迟模块、多目标干扰对消模块、多通道小功率信号解调器模块、信道译码模块。
一种异步码分多址系统两级处理干扰对消方法